


## 第 1 章 接地与布线

### 1.1 接地

任何电子电路都具有一个基本特性,即其内部存在的电压都是参照一个公共点来测定的,习惯上,将这一点称为“地”。这个术语是源于电子工程师的实践操作,因为从字面上讲,这个参照点是指将铜销钉连接到大地上来实现的)。这个点也可以被定义为电源接入到电路的连接点,而这条连接线则被定义为“零线”(因为其上的电压为 0 V),这样,地和零线经常又被视为同义的(或混用)。在这种情况下,当我们在指定 5 V、负 12 V 或 2.5 V 供电时,它们的电压都是相对于这个零线来说的。

但在这时,地线与零线并不完全相同。地线是出于安全原因,负责将设备的外壳连接到大地的“地”,在通常的使用中它并不承载电流。然而,在本章中,词汇“接地”将使用它更为常见的含义,即是指连接到安全地,同时也是包含了信号和电源电流的返回回路。

也许,在电子电路中最可能造成众多问题的原因,就是将零线和地线进行了混用。之所以这样讲,是因为在一个正常的工作电路中,它只可能有一个点是真正的零电压;注意,在实际应用中的“零线”与理论定义中的概念,是相互矛盾的。这是因为,任何一个实际的导体都会有一个有限的、非零的电阻或阻抗,欧姆定律告诉我们,当电流通过任何一个阻抗不为零的物体时,都会在其上产生一定的电压。在一个正常工作的电路中,必然会有有一定的电流流过那些被定义为零电压的导线,因此,如果在这条导线上,只有一点可以是真正的零电压(一般认为,这一点就是在电源输出的连接点上),那么这条线上剩余的其他部分将不可能再是零电压,如图 1.1 所示。



假设此零线导体的电阻为  $10 \text{ m}\Omega/\text{英寸}$ ①,并且点 A、点 B、点 C 和点 D 都相互间隔 1 英寸。这样在点 A、点 B 和点 C 参照于点 D 的电压是:

$$V_C = (I_1 + I_2 + I_3) \cdot 10 \text{ m}\Omega = 400 \mu\text{V}$$

$$V_B = V_C + (I_1 + I_2) \cdot 10 \text{ m}\Omega = 700 \mu\text{V}$$

$$V_A = V_B + I_1 \cdot 10 \text{ m}\Omega = 900 \mu\text{V}$$

图 1.1 沿零线上的电压

① 1 英寸 = 2.54 cm——编者注。

更多其他资料下载请登录大家论坛电子工程师考试版块:

<http://club.topsage.com/forum-593-1.html>

[电子学（第二版 吴利民译）PDF书下载](#)

[华为的电子技术教程](#)

[模拟电子 200 问](#)

[电子设计从零开始PDF书下载](#)

[电子封装样式大全PDF下载](#)

[四十四种电子自制](#)

[电子系统设计工程实训任务指导书](#)

[电子设计工程师认证培训材料](#)

[电子工程师考试大纲](#)

[新编电机控制专用集成电路与应用PDF书下载](#)

[AVR单片机及教学机器人开发思路与方法PDF书下载](#)

[AT89S51 单片机实验及实践教程](#)

[AVR单片机软硬件设计入门教程PPT下载](#)

[《晶体管电路设计（上）》PDF书下载](#)

[《晶体管电路设计（下）》PDF书下载](#)

[LED显示屏的计算机远程控制系统](#)

[C语言常见问题集约 150 页PDF书下载](#)

[LED基本理论知识](#)

[电子工程师培训教程WORD下载](#)

[模擬電路基礎](#)

[新编数字化测量技术PDF书下载](#)

[硬件工程师手册约 100 多页PDF书下载](#)

[开关电源各部电路详解PDF下载](#)

[做电源必学的《电力电子技术》](#)

[硬件工程师培训教程PDF下载](#)

[ARM嵌入式系统C语言编程](#)

[电子书《怎样使用运算放大器》约 150 页PDF书下载](#)

[最全的贴片二极管/三极管代码手册](#)

[弱电新手必看哟](#)



在进行了这样严谨的阐述后,我们也许会说,你说得很对,可实际上仍有成千上万的电子电路都在这样使用着零线,它们工作得很正常,似乎没有什么问题,哪有你所描述的问题出现呢?是的,在绝大多数的情况下,你的观察是正确的,没有问题。但是,要知道,当零线的阻抗为毫欧级,并且流经它的电流也多为毫安数量级时,它们共同作用所形成的电位差也只有数百微伏,这当然不会对电路的正常工作产生任何影响。换句话说,在零线的电位上再加上  $500\ \mu\text{V}$ ,它的值也是十分接近  $0\ \text{V}$  的,没有人会注意到这样的变化。

那么,回答上面问题的困难就表现在,我们很轻易地忘掉了零线的这个特点,并简单地假设在任何条件下零线都是  $0\ \text{V}$ ,于是当电路发生振荡或不工作时,我们对此会感到十分惊讶。那么,使零线表现出问题的条件是:

- 当流经零线的电流不再是毫安或微安的数量级,而是变成几个安培时。
- 当零线的导体阻抗不再是毫欧数量级,而是变成了数个欧姆时。
- 当电流与电阻的共同作用造成足够大的电位差,而影响到电路的正常工作时。

#### 关于地线的考虑

作为一名优秀的电路设计人员,应该知道在什么时候需要认真地考虑上述可能出现的问题,而又在什么时候则可以安全地忽略掉这些因素。一个可能经常遇到的情况是,当你作为一个具体电路的设计者,可能并不负责整个电路的布局,这个工作可以由布局设计者来完成的(也可能是由软件包根据一定的规则来完成的)。对于整体布局来说,接地的设计总是很难做得很好,不论是使用离散布线还是使用印制电路,如果设计没有找到最好的平衡点,则设计者就必须对接地设计有一个全面的认识并提出一个可行的解决方案。

一个总需要被强调的技巧是,清楚地知道返回电流将会流经哪些地方,以及它在回流时所可能会带来的问题;或者,如果这点很难做到,至少也要确保不管这些返回电流会从哪里流过,它可能造成的影响都将是最小的。虽然上面讨论的这些问题都只是针对零线和接地连接的,但是它也同样可以应用到任何有电流通过的导体中,问题的描述和解决机理都是通用的,注意这些问题在实际的操作中很容易被忽略。电源的供电线路(或线路对)是另一种特殊的情况,在那里导体的阻抗会引发很多麻烦。

#### 1.1.1 单元内部的接地

在这里,“单元”可以定义为一个单一的电路板或者是一组电路板,并且这些电路板又通过导线连接到一个公共外壳上的所谓“本地”接地点上,例如,电源地的接入点。在图 1.2 中给出了这样的示例。我们假设 PCB1(印制电路板)中包含有信号整形电路,PCB2 中包含有一个用于信号处理的微处理器,而 PCB3 包含有一个大电流的输出驱动,例如为继电器和指示灯提供驱动。也许你会将这些功能设计在一块电路板上,但是,如果将这些功能分开来考虑,那么,从原理上讲,这样的设计将会更容易被接受和采纳。电源供给单元(PSU)为前面的

两个电路板提供了一个低电压的供电电源，并为输出电路板提供了一个大功率的电源。这是一个相当普通的系统设计，下面将从图 1.2 出发，来讨论一下什么是好的和不好的设计方案。




图 1.2 典型的内部连接单元的布线方案

### 1.1.2 机壳地

首先，要注意到在这里的连接都是只连接到金属机壳或外壳的一个点上。所有需要连接到机壳的导线都引到了这个点上，这个点应该是一个为这一目的而设置的金属接线柱。这个连接可以是主电源的安全地（在后续内容中有更详尽的讨论）即 0 V 电源地线，以及任何可能需要的屏蔽和过滤的连接，包括被电源自身所需要的屏蔽，例如，在变压器内部的静电屏蔽（关于电源设计的内容将在第 7 章中给出更加详尽的描述）。

使用单一的机壳接地的目的是为了防止在机壳中出现循环的电流<sup>①</sup>。如果使用多个接地点，即电流在返回时有另外一个途径，则电流的一部分将流经机壳（如图 1.3 中所示），这部分电流的大小将取决于与对频率非常敏感的阻抗比。这样，这些流经机壳的电流大小将很难被掌握，并且它会随着电路结构的不同而不同，因此，这些电流会造成一些意想不到的、令人厌烦的影响：在对一个振荡和干扰进行全力跟踪了若干小时之后，才发现当将一颗看上去无关紧要螺丝钉再拧紧到机壳上时，问题竟然解决了。这些机壳上的连接点都会受到腐蚀的影响，因此单元电路的性能会随时间而下降，并且它们还将受到机壳材料表面氧化的影响。如果在设计中使用了多点机壳接地，那么，对机壳的电气结构就需要格外注意。

<sup>①</sup>然而，当需要使用 RF（射频）屏蔽或一个低电感接地，多点接地点可能就是必需的。这些内容将在第 8 章中讨论。




图 1.3 带有多点接地的返回电流路径

### 1.1.3 铝的传导率

铝作为重量轻、强度高并拥有较高的导电率的底板材料，被广泛地应用到电子工业的各个领域中。在电气传导方面，只有银、铜和金拥有比铝更高的传导性。铝底板的低电阻特性非常适合用做地回路的承载体。遗憾的是，铝的另外一个特性（也许在其他场合这个特性是非常有用的）是其表面的氧化过程非常快，可以说现实世界中，铝的表面都覆盖有一层薄的氧化铝层（ $\text{Al}_2\text{O}_3$ ）。氧化铝是不导电的。事实上，在散热器上的阳极氧化铝就是一个非常好的绝缘体，它是经过化学处理后有意形成的一层厚厚的氧化层。

铝易氧化的性质所带来的实际效果是，当两块铝板表面被连接在一起时，它们之间的接触电阻会很高。而铝板之间实质性的电传导只会发生在这个氧化层被刺破的位置。因此，如果想要保证由多块分离的铝板所组成的底板拥有良好的导电性能，必须要确保这些铝板被紧密地连接在一起，比如牢固焊接或者使用具有抗振和锯齿状接触面的垫圈，并进行了完全深入表面的牢固连接。这样的做法也完全适用于对接地点的操作。由于铝并不容易被牢固焊接，因此，最好的连接是使用压入配合或熔焊接线柱（参见图 1.4），如果不容易做到这一点，那么，在连接螺母下就需要使用一种抗振的、带有锯齿状接触面的垫圈，并确保它牢固地接触到铝板的表层下方。




图 1.4 铝材料的电连接

#### 其他材料

另外一些常用的底板材料是镀锡或锡的钢板，它不存在氧化的问题。由于低碳钢的电阻大约是铝的三倍，因此它不是一种好的导体，但是它却拥有更好的磁屏蔽性能，并且它也更加便宜。铸造的锌板由于它的重量轻、强度高和容易通过铸造的工艺加工出复杂的形状，因而，也被普遍采用，锌的导电率是铜的 28%。还有的一些材料，特别是镀银的铜，可以被用于首先要保证电传导率，而后考虑价格的场合，例如，在 RF (射频) 电路的应用中。镀银层表面也会被氧化，形成氧化银，但它的优点是，氧化银也是导电的，并且，也很容易在上面进行焊接。表 1.1 给出了这几种材料的导电系数及其温度系数。

表 1.1 金属的导电系数

金属	相对导电系数 (Cu = 1, 在 20℃ 时)	电阻温度系数 (1/℃, 在 20℃ 时)
铝(纯)	0.59	0.0039
铝合金:		
软退火	0.45 ~ 0.5	
热处理	0.30 ~ 0.45	
黄铜	0.28	0.002 ~ 0.007
镉	0.19	0.0038
铜:		
冷拉	0.895	0.003 82
退火	1.0	0.003 93
金	0.65	0.0034
铁:		
纯	0.177	0.005
铸造	0.02 ~ 0.12	
铅	0.7	0.0039
镍铬合金	0.0145	0.0004
镍	0.12 ~ 0.16	0.006
银	1.06	0.0038
钢	0.03 ~ 0.15	0.004 ~ 0.005
锡	0.13	0.0042
钨	0.289	0.0045
锌	0.282	0.0037

#### 1.1.4 接地回路

采用机壳单点连接的另外一个原因是防止机壳上的环流，当多点机壳连接与其他的地线进行组合时，就会形成所谓的“地回路”，这个回路会孕育出一个低频的电磁干扰。磁场会在一个环形的、封闭的电路中，感应出一个感应电流。通常，这些磁场会出现在电源变压器的附近，它们不仅在常规的 50 Hz (在美国是 60 Hz) 市电电源变压器和开关电源线圈处出现，而且也在其他的一些电气设备周围出现，如电源开关、圆筒形状线圈和风扇等设备处。此外，外部的磁场也可能是经常存在的。在图 1.5 中给出了地回路的产生机制。




图 1.5 地回路

楞次定律告诉我们，包含在此回路中的电动势为：

$$V = -10^{-8} \cdot A \cdot n \cdot dB/dt$$

这里的  $A$  是以  $\text{cm}^2$  为单位的面积

$B$  是垂直于它的磁通量密度，单位是  $\mu\text{T}$ ，假设磁场是一个均匀场

$n$  是圈匝数（对于单圈回路， $n = 1$ ）

作为一个示例，假设在一个大小合适的电源变压器、接触器或马达附近发现了一个  $10 \mu\text{T}$  50 Hz 的磁场，并且该磁场是以直角穿过一个大小为  $10 \text{ cm}^2$  的回路平面，这个回路平面是由一个位于底板上方 1 cm 处的 10 cm 长，并由其两端的端点连接到地而形成的。那么它所感应出的电动势为：

$$\begin{aligned} V &= -10^{-8} \cdot 10 \cdot d/dt(10 \cdot \sin 2\pi \cdot 50 \cdot t) \\ &= -10^{-8} \cdot 10 \cdot 1000\pi \cdot \cos \omega t \\ &= 314 \mu\text{V} \text{ (最大值)} \end{aligned}$$

通常，磁感应现象都表现为较低的频率，除非碰巧你非常靠近一个大功率的无线电发射机附近，也正如上例所表明的，在大多数情况下，磁场的感应电压是很小的。但是，在小信号的应用中，特别是音频或精密仪器的设计应用中，这些小的感应电压也会产生很大的影响。

如果在输入电路中包含有一个地回路，那么这个感应电压就会直接以串联的方式加入到所需要的信号中，并且，在此之后就不可能再将这些感应信号从真正的信号中分离出来。要解决这一问题的方法是：

- 通过只在一端进行接地，打开接地的环路。
- 通过重新布置那些直接到接地点或机壳的线，或者直接缩短这些线，以减少封闭环的面积(即上面等式中的  $A$ )。
- 通过重新定位或重新调整已构成的环或干扰源的位置，以减少垂直于环路的磁通量。
- 通过使用螺旋管形变压器代替传统变压器，以减少干扰源。

### 1.1.5 电源回馈(电源地)

在图 1.2 中，你可能会注意到输出电源的 0 V 连接[0 V(B)]是与 0 V(A)分隔开的，它们只在电源供给处连接在一起。假设考虑到布线的节省，不按照这个实践方案进行布线，而是采用图 1.6 中所示的将 PCB3 和 PCB2 的 0 V 接地线共用，那么，情况又会怎样呢？




图 1.6 公共的电源地线

现在，电源的返回电流  $I_{0V}$ ，是由来自 PSB/PCB3 的电流和来自 PSA/PCB2 的电流所组成的，它们共同使用同一长度的导线(或者是在单板的 PCB 系统中的同一条电路布线)。这条线会拥有某个非零的阻抗，由于讨论的是直流，可以假设这一阻抗为  $R_S$ 。在原来的电路中它只是  $I_{0V(2)}$ ，而由它所产生的电压为：

$$V_S = R_S \cdot I_{0V(2)}$$

但是，在现在这个节省的电路中：

$$V_S = R_S \cdot (I_{0V(2)} + I_{0V(3)})$$

可见，这个电压是两块电路板电源回路电压的串联，因此削弱了实际的供电电压。

在这个等式中代入一些典型的数值：



$I_{0V(3)} = 1.2\text{ A}$  由于它是为一个大功率的电源输出电路供电, 假设它的  $V_{B+}$  为  $24\text{ V}$ 。

$I_{0V(2)} = 50\text{ mA}$  由于它是为微处理器及一些 CMOS 逻辑电路供电, 假设它的  $V_{A+}$  为  $3.3\text{ V}$ 。

现在假设, 由于某种原因, 电源与电路板之间有一段距离, 而你也并没有在意在这中间可能会出现问题的, 于是随便使用了一条室温电阻为  $0.2\ \Omega$ ,  $7/0.2\text{ mm}$  的  $2\text{ m}$  设备线。这时, 电压  $V_s$  将是:

$$V_s = 0.2 \cdot (1.2 + 0.05) = 0.25\text{ V}$$

在其他因素造成电源电压所允许的公差或电压值降低之前, 这个设备线上的电压就使 PCB2 的电源供给电压下降到了  $3.05\text{ V}$ , 小于  $3.3\text{ V}$  逻辑电路的工作下限。一个错误的线路连接就会造成电路工作的异常! 当然, 这个  $0.25\text{ V}$  的电压降也需要从  $24\text{ V}$  的供电电压中减去, 但是这只会造成这个电源大约  $1\%$  的电压损耗, 它对电路的正常工作不会产生太大的影响。

#### 不定负载

如果在 PCB3 上  $1.2\text{ A}$  的负载是一直不停地变化的, 假设有几个大电流的继电器在不同的时间里不断切换, 从全闭到全开, 这样 PCB2 上的  $V_s$  电压降也将是随之变化的。比起恒定的电压降, 通常, 这样的变化是非常有害的, 因为它会在零线上形成噪声。这个影响可以造成处理器工作的不稳定, 以及临界电压设定值的不断修改和产生导致继电器工作振荡的不可确定反馈, 或者是在音频电路中引发低频的“汽船声”振荡。

作为比较, 看一下应用在图 1.2 中的同样电路, 在那里使用了彼此独立的零线。那么, 这里需要考查两个电压降:  $3.3\text{ V}$  供给的  $V_{S(A)}$  和  $24\text{ V}$  供给的  $V_{S(B)}$ 。  $V_{S(B)}$  是由  $1.2\text{ A}$  乘以  $0.2\ \Omega$  得到的, 与前面有基本相同的值 ( $0.24\text{ V}$ ), 但这里它只需要从  $24\text{ V}$  电源中减去。而  $V_{S(A)}$  是由  $50\text{ mA}$  乘以  $0.2\ \Omega$  得到的, 即  $10\text{ mV}$ , 对于 PCB2 在  $3.3\text{ V}$  上只造成了接近于  $0\text{ V}$  的电压降, 于是, 它是可以忽略的。

所以, 规则是: 永远采用分设的电源地线, 用不同的导线来分别承载由每个电源所提供的电流(参见图 1.7)。




图 1.7 连接电源地线的方式

注意,如果不同的电源使用了不同的零线连接(如图 1.2 中所示),那么这个规则将容易得到保证,但是如果不同的电源间设计了一个公共的零线,如上图所示,那么也要使用不同的零线连接。对于聪明的设计者,在这些线路上所进行的额外投入,将永远是物有所值的。

#### 电源供给线

同电源地线一样,这个规则也同样适用于电源线的配备,事实上,它要应用到任何一个在不同电路板间共用相同电源连接的情况。假设在 PCB3 上的大电流负载也是由电源 VA + 的 +5 V 供给的,那么正确的连接方式是使用两条不同的电源供给线(参见图 1.8)。




图 1.8 分开的电源供给线路

与使用分开的地线的原因相同:使用一条公用的电源供给线,会在电源电压上形成一个公共的串联电压降,只是这里被加入到了电源供给线上,而不是地线上。它可能导致的故障现象也是一样的,当然,由于在正常情况下你会选用更合适于电流传输的线路尺寸,上面给出的例子在描述上会多少有些出入。当一个较大的电流流经一个较长的导线时,则需要一个更低的线路电阻,即可采用更粗的传输导体。如果想要有效地控制这个电压降,那么,就需要对给定导线的直径、长度和流经电流的大小进行计算。表 1.3 给出了一个常见导线电流承载能力的说明。在上面示例中,需要强调的要点是,许多人在进行设计时,没有真正考虑过这个似乎是突然出现的电压降。

#### 导体的阻抗

注意,在上面的示例和下面几页的讨论中,都默认地假设导线上的阻抗就只是它的电阻。而事实上,现实中的导线都是有电感的,它就像电阻一样,不可避免地会在导线传送交流电时产生影响,而且,这个影响会随着信号频率的增加而增加。一条长 1 m 的 16/0.2 设备导线的电阻为 38 mΩ,而它的自感为 1.5 μH。当 4 A 的直流电流流过它时,将产生 152 mV 的电压降。当一个变化速率为 4 A/μs 的交变电流流过它时,它将产生 6 V 的电压降。请注意这里的不同!在后面关于导线类型的讨论中,我们将会更多地关注导线上的电感。

### 1.1.6 输入信号接地

在图 1.2 中,输入信号是直接连接到 PCB1 上的,注意,它并没有被连接到 PCB 外部的地。为了详细说明这部分的内容,图 1.9(a)给出了对于双线单端输入连接的推荐方案,将接地地点直接连接到放大器的参考点上。



对于单端输入，确定其对地的参考点并不是一件轻松的工作，这个点的选择会影响到输入信号的质量，并可能影响到整个变压器的正常工作。只有正确地选择，才可以保证需要放大的信号中不会有额外的信号通过公共线路上的阻抗串联地叠加进来。图 1.9(b)到图 1.9(d)以渐进的方式，给出了多个不正确输入的连接方式，在其中点 X-X 之间的阻抗就是一个输入电流和其他电流会共同流经的阻抗，在这个共同的阻抗上会形成一个影响输入的干扰源。




图 1.9 输入信号接地

从 PCB 上的其他点连接到零线

缺乏对 PCB 布局的合理控制,是造成图 1.9(b)所示布局最常见的原因,这一情况更多地会出现在使用自动布线软件来进行布局设计的电路中。大多数的 CAD 布局软件都是假定零线为单一节点的,并且假定可以根据需要将接地连接自由地引入到这条零线的任意一点上。要解决这个问题,需要将每个指定的输入都当做一个分立的节点来进行处理,然后再进行连接,或者,在必要时对最终的布局进行全面的调整。在进行手工布局时,如果设计者和布局者之间缺乏必要的沟通,那么设计的结果也极有可能犯同样的错误。

在单元内部连接到零线

图 1.9(c)所示的布局经常出现在将输入连接器的一端不经意地连接到了电路的金属外壳上,例如,在使用标准的 BNC 同轴连接器时,或者为节省连接器的成本而让分布在不同电路板间的多个输入、输出或控制信号共享一个公共接地导体时。当输入信号很敏感时,这个节省将会很不划算;如果你一定要使用 BNC 类型的连接器,那么,可能会导致多种不同的情况,这些情况会因所使用的绝缘垫圈的类型不同而改变,或者会因装配连接电缆方式不同而发现变化,通常 BNC 的连接电缆是装配在金属环绕的绝缘安装板上的。顺便提一下,当将未经绝缘处理的 BNC 头内部的同轴内芯连接到印制电路板上时,会将同轴电缆的外屏蔽层和 BNC 的外壳以及 PCB 的地线连接起来,从而会形成一个地回路(参见 1.1.4 节的内容),这是因为同轴电缆的外层连接到了 BNC 的外壳和印制电路板的零线上。只有当这个连接是地电流惟一流经的路径时,才不会有地回路问题。但是,在音频应用中,在采用这一方式时,需要仔细考虑在同轴电缆内同时传送信号并承载返回电流,所可能产生的影响,因此,对于低频电路来说,接地回路的设计也将是一个需要认真解决的问题。

外部的地连接

即使是不考虑那些可能出现的、最糟糕的接地设计,图 1.9(d)所示的布局也是会经常遇到的。在这个设计中,不仅本单元内部的噪声信号会耦合到输入中,而且,某些外部电路的地噪声也会被包含进来。本地保护地与特殊位置上电路中保护地之间的差值,在电源工作的频率点上可能会高达 50 V,比如那些位于在电源变电站附近的电路,通常在不同电路的保护地之间差几个伏特是很常见的。修正这种布局的惟一可以接受的方式是,将输入信号的地在单元外的远端地进行牢靠地连接,并且最好使用如图 1.9(e)中所示的差分放大器效果会更好,因为对于小信号的放大,它通常是惟一的一种可行的解决方案,并且在任何情况下对单端信号[参见图 1.9(a)]来说,它都是惟一符合逻辑的正确方法。如果在设计中由于某种原因,不能为输入信号提供一个单独返回到地的连接,那么,所设计的电路将会饱受来自地干扰噪声的困扰。

在图 1.9(b)至图 1.9(d)所示的所有方案中,如果输入信号比因接地而引入的干扰信号大几个数量级,那么,这些电路都可以工作得很正常,在实际中的情况也经常是这样的,这也就是它们会经常出现在实际应用电路中的原因。如果现实中确实存在有必须采用这些方案

的原因,比如,连接器或线路价格的限制,那么,你必须要首先能够确保干扰信号的大小不会导致电路工作的异常,然后才可以使用。即使确保这一部分设计不会出问题,也还必须认真设计所有可能需要的连接。

### 1.1.7 输出信号接地

出于相反的原因,对于输出信号,也需要采用同样的设计策略。输出对外部干扰的反应是不同的,输出是产生干扰的根源。在电子电路中,涉及输入和输出之间的干扰通常存在于功率放大的部分,由于输出电路的工作电流要比输入电路的电流大许多,因此会产生某些不希望的反馈。

输出对输入的间接耦合所形成的典型问题,是输入到输出共享了一个公共的阻抗,它与前面讨论过的电源线上的公共阻抗问题是一样的。在这个示例中,输出电流的回路流经了同一个连接有输入信号返回路径的导体 [参见图 1.10(a)]。




图 1.10 输出对输入的耦合

通过  $R_S$ , 被耦合的反馈机制被插入到这个电路中。假设这个放大器输入端的输入电压为  $V_{in}$ , 而实际的输入是:

$$V_{in}' = V_{in} - (I_{out} \cdot R_S)$$

参照放大器接地端重画这个电路 [参见图 1.10(b)], 就可以将这个问题说明得更加清楚。当我们计算这个电路的增益时, 其结果为:

$$V_{out}/V_{in} = A / (1 + [A \cdot R_S / (R_L + R_S)])$$

如果表达式  $[A \cdot R_S / (R_L + R_S)]$  的取值小于  $-1$  时, 上面所描述的电路将会进入到振荡状态。换言之, 对于一个反相放大器, 负载阻抗与公共阻抗之比必须小于增益, 这样才可以保证电路的稳定工作。即使电路工作在稳定状态, 由于  $R_S$  所引入的外部耦合会扰乱预期的结果。需要注意的是, 上面的表达式的结果是随频率而变化的, 通常它会是一种复数的表达式, 因此当频率升高时, 响应结果将会是不可预料的。注意, 这个结论虽然是应用于模拟系

统中的(如在音频放大器中),但是它对于存在有输入 - 输出增益的任何系统也都会适用。当然,它也同样可以被应用到数字系统中去,即那些带有模拟输入和数字输出的系统。

消除公共阻抗的影响

完善的解决方案是通过认真地进行输入和输出接地布局来避免使用公共阻抗。我们已经针对输入接地进行了讨论,输出的接地方案也是极为相似的:让输出接地直接指向输出电流形成的位置,并保证在这中间没有其他的连接(或者,至少没有其他敏感的连接)。通常,输出电流是来自于电源的供给,因此,最佳的解决方案是让这个电流直接返回到电源。为此,在图 1.2 中的 PCB3 布局中,应该为大电流的输出设计一个独立的接地通道,如图 1.11(a)所示,或者应该将这个大电流的输出端直接定位到电源的输出位置,旁路掉 PCB3[参见图 1.11(b)]。




图 1.11 输出信号的返回线路

如果 PCB3 中只包含一个对  $R_s$  上电压不敏感的电路,那么,这里的第一个方案还是可以接受的。这样做的关键是预先设计出返回电流的流经途径,并确保这样的设计不会影响到其他电路的正常工作。要做到这一点,就需要了解任何一个公共连接上的交流和直流的阻抗,以及它们的数量级、输出电流的带宽和可能会影响电路的敏感程度。

### 1.1.8 板间接口信号

还有一类我们没有讨论的信号,就是那些位于单元电路之间,从一个电路板到另一个电路板之间流动的信号。这些信号的代表,通常是一些数字控制信号或者是一些已经被处理过的模拟等级信号,因此,它们既不是可被地噪声干扰的弱信号,也不是由大电流所产生的大功率信号。在设计它们流经的接地回路时,这些信号的影响是不能忽略的:但问题是,它们究竟会产生什么样的影响呢?

通常情况下,这个答案是,不会产生什么影响。如果在板间信号线组中没有特意设计接

地回路,那么信号回路(返回)电流将必须流经电源输出的连接,因此,这个接口必须承载所有的接地注入噪声  $V_n$ ,这个噪声会沿这条线路而一直存在(参见图 1.12)。但是,如果接地方案是被精心设计过的,这种做法将不会影响到接口的正常工作。例如,将 100 mV 的噪声以串联方式叠加到噪声门限为 1 V 的 CMOS 逻辑接口上,它不会产生什么影响。又如,将交流噪声加入到一个直流的模拟信号上,当在接口的输入端上设置有良好的过滤电路时,这种做法也是允许的。




图 1.12 板间接地噪声

#### 分割信号的返回路径

当选择了长距离的接地路径时,它对接口会产生一些不良的影响。典型的问题是:

- 那些有高速数字信号通过的位置,并同时在地回路上存在有过大的电感,这时,当有信号发生跃变就会产生阻尼振荡。
- 当传输有一定精度要求的模拟信号时,这些信号将不能允许有噪声或低电压的直流差分干扰的存在。

如果通过为特定信号使用一个本地的板间地线来解决这些令人头痛的问题,那么,就要承担为电源回路电流提供了可替换路径的风险,这样做会丧失采用本地地线连接的意义。电源回路电流的一部分将会流经这个本地链路(参见图 1.13),流经本地链路的电流,其比例取决于相关的阻抗值,如果是这样只有放弃这一修改。




图 1.13 电源返回电流流经板间链路

如果你确实需要这个本地的信号回路,而不担心地回路电流的影响,那么,将有两件事是需要考虑的:



- 将接口输入侧的接地回路与这个 PCB 板的其他部分的接地线分开设置（参见图 1.14）。这有助于消除板内位于输入缓冲后部的接地噪声的连接点，而这样的结果也正是所需要的。这个设计方案使用了 X-X 间的小阻值作为“阻塞”电阻。这个电阻可以防止直流的接地电流经过，因为相对于正确的接地路径它的阻抗比较高，并且它也可以高效地连接输入缓冲到它的上一级在高频处的接地点，并可阻止因板间链路的断开而引起的回流。




图 1.14 分割接地返回路径

- 在这个接口上可以使用不同的连接。目前，这些信号电流都是对称的，并且也不需要一个接地回路；任何接地噪声都被以共模的方式接入，并且由输入缓冲所抵偿。这个技术同样适合于那些必须传输一定距离的高速信号或弱信号，当然将它应用在板间设计中也是可以的。由于这需要使用专用的缓冲电路及接收器，这样的设计要比典型的单端接口设计昂贵许多。

### 1.1.9 星 - 点接地

一个可以作为电路设计规范的技术，就是在电路中选择一点，并将所有的接地回路都连接到这一点上。这就是所谓的“星 - 点”接地。图 1.2 给出了这个技术的一个应用示例，它把这个点选择在机壳上，电源保护地、电源输出地和零线回路都连接到了这一点上。这个技术也可以在印制电路的布局上用于对本地子接地点的设计。

当只有较少的连接需要考虑时，这样的设计就会显得非常有用而且有效，特别是当进行电路测量时，它可以作为一个非常好用的公共参考点。它可以用电源输出电压作为参考点，来关联基于同一个星点上的输出电压（如图 1.2 所示）。但是，当越来越多的连接被连接到这个点上时，它就会显得非常零乱，并且即便是使用了这样的设计，也还需要对接地电流回路进行全面的预测性分析。

### 1.1.10 单元间的接地连接

当需要将几个单元进行互联的设计时，没有一个接地的理论能够解决所有可能出现的

问题。这是因为在进行互联设计时，电路设计者不是受限于互联单元内部的接地方式，就是受限于与安全相关的或与其他设计规则相关的实践要求，从而不能给出一个面面俱到的接地设计。

当需要通过一个(或多个)信号电缆将两个电源输出单元连接起来的时候(参见图 1.15)，就会出现这样的问题，这是一个非常典型的情况。同时，这这也是一个比较容易阐述和演示的示例；而在实际的应用中，可能会因为需要连接更多的单元，或要求使用不同或完全相反的接地方式，或需要应用额外的压接技术而更为复杂。

这里采用的设计与图 1.12 完全相似。由  $V_n$  表示的接地噪声通过电源接地导线耦合进来，这个噪声是不可预料并且也是不可控制的。如果这两个单元被连接到同一个电源插座板上，这个噪声可能会很小，但绝不会是零，由于某些噪声是由设备电源电缆内部相邻近的正在传输和没有传输电流的导体简单地感应耦合而成。也不能因此而规定：它只能使用有一定距离间隔的电源插座，或者要求使用不同线路的电源来供电，在这时接地连接路径将会更长并且也会带来多个噪声的注入源。如同在 1.1.6 节中提到的那样，引入噪声的绝对值可以从很平稳环境的几个毫伏到几伏，甚至是数十伏。这一噪声会以串联的方式叠加到信号的传输中。




图 1.15 通过电源的单元间接接地连接

为了将每个单元中的多条信号地线连接在一起，通常会需要在同一个电缆中随信号设计一条接地回路线，但是这样做会导致：

- 当前的噪声电流也会流经这条信号地，因此必须使接地回路的阻抗 ( $R_s$ ) 比噪声源阻抗小(通常都会是这样,但也不总是这样),否则接地注入噪声不会降低。
- 创建一个接地循环回路(参见图 1.16,请比较 1.1.4 节中的内容),这个回路会很大并且面积不定，同时还会包含多种磁场源，因此它的感应接地电流将会形成很大的危害。




图 1.16 流经单个或多个电源保护地的接地循环回路

### 切断接地链接

如果信号电路会受到可预见的环境噪声的影响，那么必须要采取一些措施：

- 让某个单元悬空（不连接它的电源地），这样就可以切断在电源导线上的接地回路。如果设计中采用的是电池供电，这一点就已经做到了，事实上它也是使用电池供电装置的一个好处。在安全级别 I（已接大地）的市电供电设备上，这样做是不允许的，因为它不符合安全保护的要求。
- 正如前面为板间信号所推荐的方式，可以通过不同的电路链接来传送信号。虽然有的信号并不需要为它设计接地回路，但是为了防止可能在单元间存在有过大的接地电位差，还是建议在单元间设计一个接地回路。这时，噪声会以共模的方式附加到有用信号上，因此，需要通过抑制共模输入电路来减少噪声的影响，其大小可以达到所允许的上限，通常它的幅度会达到几个伏特。
- 将接口进行电气隔离。这需要完全中断直接的电气连接，并且将信号通过其他方式进行传输，例如，使用变压器、光耦合器件或者光纤链路。采用这一方式可以允许在相互通信的单元电路间，存在有上百伏甚至更高的噪声，噪声的幅度将仅受绝缘电压额定值的限制；换句话说，这一方式对前面讨论过的、在有适度噪声环境中传输小幅度的交流信号是很有帮助的，特别是对于那些不能通过其他手段来有效地消除噪声的场合。

### 1.1.11 屏蔽

尽管将关于单元间电缆屏蔽技术的问题放在第 8 章中进行讨论会更为合适，但是仍然有些人坚持认为将这些问题放在这里讨论会更好一些。屏蔽的电缆通常是用于保护信号线免受噪声的干扰，或者防止电源或信号线向外辐射干扰。这个看上去简单的功能在实践中



的应用并非很简单。关于屏蔽电缆的特性,我们将在后面(详见 1.2.4 节)进行讨论;在这里只介绍如何使用它。

应该在哪一端连接电缆的屏蔽,以及为什么要这样做?对此没有一个永远正确的答案,因为,要回答这个问题需要研究具体的应用。如果这个电缆是用于连接两个被封闭在屏蔽外壳内部的单元,这样做可以有效地防止 RF(射频)能量进入或辐射出单元,同时,这个电缆的屏蔽层应该作为这两个单元外屏蔽层的一个延伸,电缆的两端都需要通过一个低阻抗的连接器连接到单元的屏蔽层上,这个连接器也需要具备有很好的屏蔽(参见图 1.17)性能。这是 EMC 原理的一个典型应用,更详细的内容将在 8.5 节和 8.7 节中进行讨论。注意,如果两个单元的外壳是独立接地的,那么,这个连接将会(又)形成一个接地回路。接地回路存在会带来一定的磁耦合危害,但由于在高频应用中,磁耦合的作用会减少,而当采取屏蔽措施的目的是为了减少高频噪声时,这些磁耦合将不会成为问题。如果所进行的屏蔽是同时针对高频和低频噪声的,这时难度就会有所增加,因为对于低频只能实现一端接地,在这样的情况下,可以进行的选项只有使用那种比较昂贵的做法,即使用双屏蔽电缆。




图 1.17 RF 电缆屏蔽层的连接

屏蔽层一般不用于承载信号的回路电流,除非这个电流是 RF 并且所使用的电缆为同轴电缆。电缆内部感应的噪声电流将会附加到信号上,从而使屏蔽作用失效。通常,使用屏蔽线对是来运载高阻抗、小幅度的输入信号,这些信号对电容性噪声(capacitive pickup)很敏感(电缆的屏蔽层对电磁噪声的抑制效果并不是最好的,而最好的办法是采用双绞线对)。

#### 针对 LF 屏蔽的接地端

如果输入源是悬浮的,那么这个屏蔽层应该在放大器的输入端接地。周围带有悬浮屏蔽层的输入源应该将这个屏蔽层与电缆的屏蔽层相连接。但是,如果输入源的屏蔽层已经接地,这样就会通过这个电缆屏蔽形成一个接地回路,这时屏蔽层中的接地回路电流将会耦合进信号导线内部,这是我们所不希望出现的情况。那么,电缆屏蔽层的哪一端应该被悬空?这主要取决于那些无法避免的电容耦合值( $C_c$ ),它是相对于另一端到地的耦合电容。如果需要进行选择,通常,应该选择具有较低耦合电容的源端(传感器或检测器),即需要将这个端悬空。

如果这个源是单端连接的并且被已经连接到地，那么这个电缆的屏蔽层应该在信号源的一端接地，并且将另一端悬浮或者通过一个扼流圈或低值的电阻连接到放大器的接地点。这样可以使直流和低频信号通过，而对高频电流它会表现出比较大的感抗，从而阻止其沿屏蔽层传输。在信号对端的屏蔽层不能被直接接地，图 1.18 给出了这种设计的方式。




图 1.18 电缆屏蔽层的连接选择

#### 静电屏蔽

当使用屏蔽电缆来防止来自输出或单元间线路的静电辐射时，由于这些信号通常对那些因接地回路而形成的干扰不敏感，因此，这里的接地回路并不会成为问题，这样，这个电缆的屏蔽层最好是在两端都接地。要注意的是，每个导体都会在屏蔽层之间存在有分布电容，并是可测量的，如图 1.19 所示，所以，在屏蔽层上的电流将会全程地伴随导体内部的交流信号而存在。因此，必须为这些屏蔽层电流提供一个到地低阻抗的回路，这样就会消除在屏蔽层上存在的电压。当考虑到屏蔽上的感应噪声会耦合到电缆的内部导体上时，也同样可以应用这种方法。



图 1.19 导体到屏蔽层的耦合电容

#### 表层传输阻抗

在高频时，衡量屏蔽的效果，应该注意到电缆的表层传输阻抗。它描述了由于流经屏蔽

层的干扰电流，而导致屏蔽电缆的内部导体与外部导体之间形成电压，其大小是以单位长度里有多少毫欧来描述的。不要将它与特征阻抗相混淆，它们之间没有联系。典型的单一编织型屏蔽层在低于 1 MHz 且频率增加速率为 20 dB/倍频程时将会有大约 10 mΩ/m 的表层传输阻抗。常规的铝/聚酯薄膜箔片屏蔽层大约要差 20 dB。遗憾的是，表层传输阻抗很少被电缆制造商所标明。

### 1.1.12 安全地

简单地说，安全地就是要确保电源地的连接，显然，这里的需求与前面所讨论的抗干扰接地的内容是不同的。目前大多数国家都有自己的电气标准，它要求凡是使用危险电压做为供电的设备，都应该可以保护用户免受因设备元件的失效而可能带来的伤害。这其中可能造成危害的主要风险，是用户不慎直接接触到带有能伤人的电源电压设备的局部，例如金属的外壳或者是接地的端子。

假设元件的失效造成了内部电路与外壳之间的一个短路，如图 1.20 所示。通常这些故障都是独立发生的，对于设备而言，即使设备到大地的连接没有建立，它依然可以正常工作，但是使用者在不知情的情况下将会因电击事故而受到致命的危害。如果连接了安全地线，那么，当故障发生时电源的保险丝将会熔断，从而防止伤害的出现并警示用户有故障出现。




图 1.20 保护地的使用

正是因为这个原因，许多设备的设计都是使用这一方式进行安全保护的，这些设备都被强制性地要求安装保护地线，这些设备也因此而不需要依靠额外的绝缘层提供保护。

用于接地的导线必须有足够大的横截面，以运载任何可预见的故障电流，并且所有导电部分的连接点都必须是通过电气焊接的。对到地连通性的要求一般是：

- 到地的通道应该保持畅通而不受损伤，直到电路保护机构动作。
- 它的阻抗不能太大或对故障电流有不必要的限制。

例如，EN60065 要求在 10 A 电流持续一分钟的情况下，其连接电阻要小于 0.5 Ω。关于安全设计的更多内容将在 9.1 节中进行详细描述。

## 1.2 导线与电缆

本节将简要说明在典型电子设备中经常使用导线和电缆的主要类型。令人惊奇的是尽管线材有许多类型，但大多数的应用只需要使用其中很小的一部分型号。首先，介绍两个概念：导线是指单回路的导体，分为有屏蔽的或没有屏蔽的；电缆是指一组相互独立的导体，相互绝缘且被机械地安装在一个整体的护套中。

### 1.2.1 导线类型

导线的最简单形式是镀锡的铜线，根据传送电流大小的需要，可以将导线制成各种规格。元件管脚的引线几乎总是镀锡铜线，但是这种导线并没有在电子行业中形成大规模的应用。它的主要应用只是在印制电路板上用于跳线，但是这一应用也随着双面板和多层带有金属化过孔电路板应用的增加而逐渐减少。镀锡铜线还可以用于需要反复连接的熔丝线路。绝缘化处理的铜线主要被用于电感线圈和变压器的制作。它的绝缘涂层是聚氨基甲酸酯化合物，这种物质在加热时具有自熔化的特性，这样，使它易于焊接，特别是对于少量的导线。

表 1.2 给出了不同尺寸的铜线在尺寸、电流容量和其他一些属性的比较。在英国，对于镀锡铜线是由 BS EN 13602 标准描述的，对于漆绝缘的铜线由 BS EN 60182(IEC 60182-1) 描述，它都是以公制定义的。有两个绝缘的等级可供使用，等级 1 是较薄的；而等级 2 一般地讲具有两倍的抗击穿能力。

#### 导线阻抗

正如我们前面提到过的，任何长度的线材都会有一定的阻抗。长的直圆型导线在高频时的电感近似公式为：

$$L = K \cdot l \cdot (2.3 \lg(4l/d) - 1) (\text{mH})$$

这里：  $l$  和  $d$  分别是长度和直径  $l \gg d$  和  $K$  的取值在直径以英寸<sup>①</sup> 表示时为 0.0051，而当以厘米为单位时，其取值为 0.002。

这个公式可用于表 1.2 中 1 m 长度导线上的电感值计算（注意这个计算值与每米导线上的电感完全不同）。在几千赫兹的频率上，无论多大尺寸的导线，只通过增加横截面，以及阻抗中的电抗成分，都不能容易地得到较低数值的自感值。一个实用的规则是，在一个一英尺<sup>②</sup> 长的常规设备导线上，其自感量大约为 20 nH，而对于一条长为 1 m 的导线，其自感量约为 7 nH。对于那些被物理间距限制的高速数字传输电路以及 RF 电路，这个特性就很重要了，它也同样会影响那些电流变化速率（ $di/dt$ ）很高的电路。

① 1 英寸 = 2.54 cm——编者注。

② 1 英尺 = 0.3048 m——编者注。

表 1.2 铜线的特性值

导线尺寸[mm(直径)]	1.6	1.25	0.71	0.56	0.315	0.2
相近的标准线规格(SWG)	16	18	22	24	30	35
相近的美国线规格(AWG)	14	16	21	23	28	32
额定电流(A)	22	12.2	3.5	2.5	0.9	0.33
熔断电流(A)	70	45	25	17	9	5
电阻/m, 在 20℃(W)	0.0085	0.014	0.043	0.069	0.22	0.54
1 m 长度的电感(μH)	1.36	1.41	1.53	1.57	1.69	1.78

### 设备导线

设备导线主要是以需要的绝缘性能来分类的。这个分类决定了导线使用时的额定电压值和环境温度，特别是它适用的温度范围以及它对化学品和溶剂浸蚀的防护能力。标准的导线类型(应用最广泛的)是 PVC, 其绝缘标准为 BS4808, 它的最高温度额定值为 85℃。与在 25℃ 一样, 同样也可以查找到在导线 70℃ 时工作的额定电流; 在这时, 还允许在同一指定电流工作的情况下, 有 15℃ 的温度上浮, 以达到最高的工作温度额定值。对于那些额定温度为 70℃ 时用于开关设备粗导线, 美国和加拿大的 UL 和 CSA 标准的额定温度为 105℃ 的导线, 它们也都是 PVC 类型。PTFE 材料可以适用于高达 200℃ 或更大的温度变化范围, 但加工起来也更加困难。另外还有一些更为特殊的绝缘材料, 包括用于测试目的具有特别韧性的 PVC, 以及适用于较高温度(150℃)和恶劣环境的硅橡胶。有许多导线是通过了军事、通信和安全授权批准的, 它们可以用来完成这些用户的特定目的。

表 1.3 中包含有各种常用 PVC 设备导线的电气性能的说明。注意, 每种导线所公布的这些额定电流是针对所允许的温度变化的。铜具有正的温度系统, 其电阻系数为 0.00393/℃, 因此随着通过电流的增加, 它的电阻值也会上升; 但是如果实际的环境温度较高或者出现了自加热时, 而仍使用室温的电阻值进行计算将会有几个百分点的误差。

表 1.3 BS4808 规格设备导线的性能

(线尺寸[导线束数/mm(直径)])	10/0.6	7/0.2	16/0.2	24/0.2	32/0.2	63/0.2
电阻(在 20℃ 时, Ω/1000 m)	64	88	38	25.5	19.1	9.7
在 70℃ 时额定电流(A)	1.8	1.4	3.0	4.5	6.0	11.0
在 25℃ 时的额定电流(A)	3.0	2.0	4.0	6.0	10.0	18.0
在 25℃ 电流时电压降/米	192 mV	176 mV	152 mV	153 mV	191 mV	175 mV
额定电压	1 kV	1 kV	1 kV	1.5 kV	1.5 kV	1.5 kV
总直径(mm)	1.2	1.2	1.55	2.4	2.6	3.0
最接近的美国规格导线 (并不直接相同)	23	24	20	18	17	15

### 绕接导线

用于绕接结构的导线是一种更为特殊类型的线材。主要有两种尺寸可供选择, 它们使



用了两种类型的绝缘层: Kynar(商标为 Pennwalt)和 Du Pont(商标为 Tefzel)。Tefzel 的价格更高,同时具有更高的额定温度值并且也更容易处理。表 1.4 给出了这 4 种导线的性能。

表 1.4 绕接导线的特性

	Kynar:30AWG	26AWG	Tefzel:30AWG	26AWG
导线直径(mm)	0.25	0.4	0.25	0.4
最高适用温度(°C)	105	105	155	155
在 20°C 时的电阻/m(W)	0.345	0.136	0.345	0.136
额定电压(V)	—	—	375	375
在 50°C 时的额定电流(A)	—	—	2.6	4.5

## 1.2.2 电缆类型

忽略掉更专业化的种类,电缆可以粗略地划分三个类别:

- 电源类
- 数据类和多芯类
- RF 类

## 1.2.3 电力电缆

由于用于供电的电力电缆就是用来传送危险电压的,它们都需要符合严格的标准:在英国常用的标准是 BS6500。而国际上的标准,使用 PVC 绝缘的为 IEC 60227,使用橡胶绝缘的为 IEC 60245。这些标准已经通过欧洲国家的 CENELEC 认证,因此任何带有这个认证编码的电缆设备可以在整个欧洲销售。BS6500 定义了额定电流的范围和基于不同应用所允许的外皮材料。而最主要的是橡胶和 PVC;由于橡胶的价格大约是 PVC 的两倍,并且也更有韧性,因此更适用于便携设备,同时也可以在更高温度下达到 HOFR(稳定的加热、润滑和阻燃性能)等级。表 1.5<sup>①</sup> 中给出了针对直流和单相交流的电流承载量和电压降,以及可支撑的质量等参数的性能。

表 1.5 BS6500 电源电缆的性能(摘自:IEE 线缆规则第 15 版)

横截面的面积(mm <sup>2</sup> )	0.5	0.75	1.0	1.25	1.5	2.5
电流承载量(A)	3	6	10	13	16	25
每安培每米电压降(mV)	93	62	46	37	32	19
最大的支撑质量(kg)	2	3	5	5	5	5
环境温度校正因数						
60°C 橡胶和 PVC 电缆	温度	35°C	40°C	45°C	50°C	55°C
	CF	0.92	0.82	0.71	0.58	0.41
85°C HOFR 橡胶电缆	温度	35°C ~ 50°C	55°C	60°C	65°C	70°C
	CF	1.0	0.96	0.83	0.67	0.47

①原文此处为“表 1.6”,疑有误——译者注。

遗憾的是, 这些电源电缆在美国和加拿大也需要通过认证, 并且这些认证机构也是不同的 (UL 和 CSA)。为欧洲认可标准制造的电缆并不满足 UL/CSA 标准, 反之亦然。因此, 如果想将你的电源供电设备销往欧洲和北美, 必须为这个设备配备两种不同的电缆。要做到这一点最简易的方法是, 在此设备上使用一个 CEE-22 6 A 连接器, 并根据不同的市场提供不同的电缆。这个方式已经被所有的大型跨国设备的供应商所采用, 因为 CEE-22 电源插座是国际上通用的。当然也有一些设备供应商已经准备好要为不同的国家提供不同的电缆配件!

随着信息技术和电信设备的广泛应用, 一种替代的方案是使用一种称为 “wall-wart” 插头电源供给, 它为每个市场提供了不同的连接方式, 以便电缆可以承载较低电压的直流电流, 并且需要未被认可的电源电缆。

### 1.2.4 数据电缆和多芯电缆

多芯电缆常用于在同一个源和目的地之间需要传输多个信号的场合。它们决不会被用于电源的传输, 因为其中一条电缆的故障会波及其他线路, 同时, 也不允许将大功率电流和信号在同一电缆中传输, 因为那些会产生很大的干扰。常规的多芯电缆包含多种不同数目的导线, 如 7/0.1 mm, 7/0.2 mm 和 16/0.2 mm, 并且这些导线可以带有或不带有整体的编织网状屏蔽。多芯电缆有与其他导体一样的额定电流和电压的特性, 只是由于这些导线是被束在一起的, 对于每个个体的导线它的额定值要小于整个电缆的值, 并且内部导体间的电容将会是一个需要被重点考虑的参数, 特别是在计算线间串扰时 (这一点很快我们就会讨论到)。虽然对于常规的导线到屏蔽层的电容时常被视为 150 ~ 200 pF/m, 但对于标准的多芯电缆却通常没有专门的规定。对于更多更完整的说明可以参考数据电缆的描述。

#### 数据通信电缆

数据电缆是一类特殊的多芯电缆, 但是随着数据通信的迅猛发展, 目前它们已经拥有自己的专门类别。传送数字数据需要解决特定的问题, 特别是:

- 同时需要通过几个并行通道进行通信, 通常是短距离的传输, 从而产生了扁平电缆。
- 需要在少量的信道中传输长距离高速率并要求有较高的数据可靠性的串行数据, 产生了在一个总的护套中容纳多个独立屏蔽的导线对电缆, 它可以带有或不带有整体屏蔽。

对于数字数据的传输来说, 导线间电容和特性阻抗 (我们将在传输线中讨论这个问题) 是很重要的, 大多数的这类线材都会波及这个问题, 表 1.6 概括了最常见的特性。

#### 结构化的数据电缆

组成数据通信的一个重要的特殊电缆应用是所谓的 “结构化” 或者 “非专用” 的电缆。这是一个多用途的数据通信电缆, 它可用于建筑物或校园建设过程中的结构化预布线, 这些电

缆为建筑物或校园投入使用后的各种数据通信以及其他网络的应用提供了方便, 这些应用可以是: 语音、数据、文本、图像和视频。换句话说, 这些电缆在安装时它们的实际用途并没有被确定下来。为了能够做到这一点, 这些电缆以及所附带连接器的性能, 一定要满足布线配置的需求和规则, 这些规则在 ISO/IEC 11801 (美国的 TIA/EIA-568 描述了同样的内容) 中有明确规定。

表 1.6 数据传输电缆特性

电缆类型	带状电缆: 直通	双绞线对	圆形电缆: 类型 A	类型 B
导线间电容 (pF/m)	50	72	40 ~ 115	41 ~ 98
导线 - 屏蔽层电容 (pF/m)	-	-	66 ~ 213	72 ~ 180
特性阻抗 ( $\Omega$ )	105	105	-	50
额定电压 (V)	300	300	300	30

类型 A: 多对/多芯带整体金属箔屏蔽电缆

类型 B: 多对独立金属箔屏蔽电缆

设备的设计者可能并不会对这些电缆的规格太感兴趣, 除非他们被要求去设计一个 LAN 或远程通信端口的传输接口, 只有在这时他们才会去关注电缆的性能。表 1.8 中给出了 TIA/EIA-568 (ISO/IEC 11801 和 EN 50173 都有相类似的规范) 标准中推荐使用的 100  $\Omega$  四线对电缆的参数。这个标准为不断增加的带宽定义了一系列的电缆类别。5 类线和 5e 类线是目前最为流行使用的类型, 并且它们已经被广泛地安装和使用了。

其他的特性, 特别是机械尺寸、串扰性能包括 5e 类线和 6 类线, 传播延迟偏差等也都被限制了。

#### 屏蔽和颤噪效应

有三种类型的数据和多芯屏蔽:

- 铜编织网: 它可以提供很好的多用途的电气屏蔽, 但是它不能提供 100% 的屏蔽覆盖 (通常为 80% ~ 95%), 并且它还会增加电缆的尺寸和重量。
- 金属带或箔: 最常见的是铝聚酯薄膜。排流线是工作在金属化的屏蔽中用于提供到终端的连接, 当使用螺旋排列时可以进一步减少到屏蔽层的电感。虽然这种方式只能提供很一般的屏蔽效果, 但它基本上没有改变电缆的尺寸、重量和柔软性的性能。
- 金属箔和编织网复合: 它们可以为要求苛刻的环境提供非常好的静电屏蔽, 但是它的价格更高, 大约为金属箔电缆的两倍。

对于小信号应用, 特别是要求低噪声的音频处理, 需要注意电缆的另一个特性: 静电感应的颤噪效应。当任何一个绝缘体与不同性质的材料进行摩擦时都产生一个静电电压, 当电缆在移动或振动时, 这个静电电压会在导线和屏蔽层之间形成一个噪声电压。这时可以使用一种专门的低噪声电缆, 它减少这种噪声的机制是通过在编织网和绝缘体之间添加一



个低电阻的介质材料来消除对静电的积累。在连接这种类型的电缆时，要注意将这个低电阻的层剥到编织网的后面，否则将会在内层与外层之间形成短路。

### 1.2.5 RF 电缆

用于传输无线电频率信号的电缆几乎总是同轴电缆，除了少数的特殊应用，例如可能需要使用平衡传输线的高频天线馈线。同轴电缆的一个显著特性是，由于信号是被限定在电缆内部（参见图 1.21）进行传播的，因此，外部环境对信号的影响被降低到了一个最小的程度。另一个有用的特性是同轴电缆的特性阻抗很容易设定和管理。对于 RF 应用来说，这一点很重要，特别是当这些应用的电缆长度常常会超出信号的工作波长。




图 1.21 同轴电缆

传输线（同轴电缆只是其特殊的一类）的常规属性将在 1.3 节中进行讨论。在同轴电缆规范中经常可以查到的参数为：

- 特性阻抗 ( $Z_0$ )：通用的标准是  $50\ \Omega$ ，这是由于这样的取值可以更好地在机械特性和电路易用性之间进行平衡。 $75\ \Omega$  和  $93\ \Omega$  的电缆是用于视频和数据系统中的标准。而任何其他取值的特性阻抗都必须被规定为专用电缆。
- 介质材料：它的选择几乎会影响到电缆的每个属性，包括  $Z_0$ ，衰减，电压传输，物理变化和温度范围。固体聚乙烯和聚乙烯都是标准的介质材料；泡沫聚乙烯可以用在通过空气间隙来提供电气绝缘部分，它具有更轻的重量和更低的损耗，但是与固体聚乙烯相比它更容易发生物理变形。这两种材料都具有一个  $85\ ^\circ\text{C}$  的额定温度。PTFE 可以适用于更高的温度 ( $200\ ^\circ\text{C}$ ) 和低损耗的应用，但是它的价格要贵许多。
- 导体材料：铜是最常用的。镀银常用于提高在出现趋肤效应时的高频传导能力，而将铜镀在钢线上是为了增加导线的强度。同轴内部的导线可以是单根的或者是绞合线；当电缆需要经常被弯曲时使用绞合线会更合适。而外层导体一般就是铜编织网，也有很好的可曲张性。这个编织网的覆盖程度会直接影响高频的衰减，甚至也会影响到屏蔽的效果。对于那些不需要弯曲电缆的特殊应用，也可以使用固体的外层导体。
- 额定电压：细缆可以具有较高的额定电压和较低的衰耗。不能简单地将额定电压与对功能的传输能力关联起来，除非电缆拥有适当的特性阻抗。如果与电缆的阻抗不

匹配，将会导致驻波的出现，它会沿电缆在不同的位置上形成多个峰值电压，而这些电压值将会高出功率/阻抗关系所限定的值。

- 衰减：在介质和导线中的损耗会随着频率和距离的增加而增加，因此，衰减被描述为在离散频率下每 10 m 的衰减，可以通过这个方式来计算在工作频率下的衰减。电缆的衰减可以很容易观察到，特别是在一个长的电缆中对于一个宽频带信号的传输，这时就可以忽略掉在端头上所存在的几个额外分贝的衰减。

经常使用的同轴电缆有两个标准，用于 RG/U(Radio Government, Universal)系列的 US MIL-C-17 和 UR-M(Uniradio)系列的 UK BS2316。国际标准为 IEC 60096。表 1.7 给出了一些常见的 50  $\Omega$  电缆的比较数据。

表 1.7 50  $\Omega$  同轴电缆的特性

电缆类型	URM43	URM67	RG58C/U	RG174A/U	RG178B/U
总直径(mm)	5	10.3	5	2.6	1.8
导线材料	Sol1/0.9	Str7/0.77	Str19/0.18	Str7/0.16	Str7/0.1
介质材料	——	聚乙烯固体/聚四氟乙烯	——	PTFE	——
电压额定值*	2.6 kV(峰值)	6.5 kV(峰值)	3.5 kV(峰值)	1.5 kV(均方根值)	1 kV(均方根值)
衰减(dB/10m, 在 100 MHz 时)	1.3	0.68	1.6	2.9	4.4
衰减(dB/m, 在 1 GHz 时)	4.5	2.5	6.6	10	14
温度范围(°C)	——	-40 至 +85	——	——	-55/ +200
每 100 m 的价格(英镑)†	18.9	70.0	22.5	26.3	81.9

\* 电压额定值可能会随制造商的不同而不同。

† 价格是 1990 年的平均值

一句忠告：绝对不要将屏蔽的音频电缆与 RF 同轴电缆混淆。它们的编织网和介质材料都是很不相同的，并且音频电缆的 Z<sub>0</sub> 是有限定的而且在高频时它的衰减也是非常大的。如果将 RF 信号输入到其中，那么在另一端将不会得到有效的输出！在另一方面，RF 同轴电缆却可以用于传送音频信号。

### 1.2.6 双绞线

对于双绞线需要特别指出的是，它是使用了特别有效并且简单的方式来减少磁及电容性干扰的。双绞起来的线对可以保证电容的均匀分布。到地和到外部干扰源的电容，两者是平衡对称的。这意味着共模的电容耦合也是平衡对称的，因此它具有更高的共模抑制。图 1.22 比较了双绞线对和非双绞线对。但是要注意到，如果出问题的正是由于共模电容耦合，那么双绞起来的线对也不会对解决这样的问题有任何的帮助。对于这类问题，解决的办法就是屏蔽。

表 1.8 TIA/EIA-568(ISO/IEC 11801) 的 100  $\Omega$  四线对电缆的特性

	频率(MHz)	3 类线	5 类线	5e 类线	6 类线
带宽		16 MHz	100 MHz		250 MHz
特性阻抗	0.1	75 - 150 Ω		N/A	
	≥1	100 Ω ±15 Ω			
每100 m 的衰减(dB)	0.256	1.3	1.1	N/A	
	1.0	2.6	2.1	2.0	
	4.0	5.6	4.3	3.8	
	10	9.8	6.6	6.0	
	16	13.1	8.2	7.6	
	31.25	N/A	11.8	10.7	
	62.5		17.1	15.4	
	100		22.0	19.8	
	200		N/A	29.0	
	250			32.8	
非平衡电容	1 kHz	3400 pF/km		330 pF/100 m	
DC 环路电阻		19.2 Ω/100 m, 最大不平衡 3%			
100 m 电缆长度上的 的回程损耗 (dB)	1~10	12	23	20 + 5 lg(f)	
	10~20	12~ 10 lg(f/10)	23	25	
	20~100	N/A	23~ 10 lg(f/20)	25~7 lg(f/20)	
	200	N/A			18.0
	250				17.3




图 1.22 双绞线对导线的优点

在减少低频率的磁干扰方面双绞线是最为有效的，因为它可以将磁回路区域减小到几乎为零。对于一个统一的外部场，每半个双绞就会颠倒一次感应的方向，因此两个连续的半双绞就会抵消这个场在导线上的影响。现在，回路有效的面积被缩减到线对每一端上的较

小的区域内，并加上一些因外部场不均匀以及双绞不规则所引入的残留干扰。假定线的端头也被包含在这个场所作用的区域内，而每单位长度中的双绞数量并不重要，通常是每英尺 8~16 个绞合（每米 26~50 个绞合）。图 1.23 给出了测量到的双绞的 22 AWG 线与间隔为 0.032 英寸的平行 22AWG 线相比较的磁场衰减与频率关系。




图 1.23 双绞线的磁场衰减 摘自：“有序双绞线的秘密” R.B.Cowdell, IEEE EMC 论文集 1979, p.183)

双绞线的一个更为优秀的特点是，它提供了一个相当稳定的特性阻抗。当它与整体屏蔽相结合以获利更优的共模抑制时，这种组合电缆的性能在传送高速率的数据信号时表现得非常稳定，它可以将辐射噪声和感应干扰降低到最小值。

### 1.2.7 串扰

当有不止一个信号在同一束电缆中传输任一长度的距离时，在线材间的互耦合会将某个信号的一部分加入到其他的信号中，并且反之亦然。这个现象被定义为串扰。严格地说，串扰并不只是存在于电缆中，它也可以表现为在常规非去耦信道间的任一令人讨厌的互扰。这种耦合既可以是电容性、电感性的耦合，也可以视为传输线现象。

当电缆工作在低到中频范围时其电容耦合的等效电路可以被视为一个集中元件（相对应的，在高频时它必须被视为一条传输线），图 1.24 给出了这一等效。

在较恶劣的情况中，电容耦合阻抗会远小于电路阻抗，这时串扰的电压将惟一决定于电路的阻抗系数。

#### 数字串扰

串扰在长途通信和音频应用中非常常见，例如，当不同的语音信道在一起传输时，一个通道中的信号会进入到另一个信道中，或者在彼此分隔的立体声信道中，当信号频率高时也会相互干扰。虽然数字数据可以被视为是第一个对串扰免疫的信号，但事实上，信道中串扰也同样严重威胁着被传送数据的完整性。电容耦合存在于所有的传送快速边缘跳变信号的电路中，特别是对时钟信号的影响尤为严重，图 1.25 中给出了这个影响的说明。如果对这

种逻辑噪声的免疫很差，将会导致严重的时钟混乱。在下面示例中的耦合将会说明问题的实质。




图 1.24 串扰等效电路




图 1.25 数字串扰的影响

(a)两个使用  $10\text{ k}\Omega$  源和负载阻抗的音频电路使用了  $2\text{ m}$  长且其部导线电容为  $150\text{ pF/m}$  的多芯电缆。它在  $10\text{ kHz}$  处的串扰系数会是多少？

这个串扰电容  $C_c$  是  $2\text{ m}$  的  $150\text{ pF/m}$ ，其值为  $300\text{ pF}$ 。而它在  $10\text{ kHz}$  时的阻抗为  $53\text{ k}\Omega$ 。在所有情况下，在这个串扰电路中源和负载的阻抗是  $10\text{ k}\Omega // 10\text{ k}\Omega = 5\text{ k}\Omega$ 。

因此这个串扰将是：

$$5\text{ k}\Omega / (5\text{ k}\Omega + 5\text{ k}\Omega + 53\text{ k}\Omega) = 22\text{ dB}$$

如果输出驱动的阻抗可以从  $10\text{ k}\Omega$  压缩到  $50\Omega$ ，那么这个串扰将变成：

$$49 / (49 + 49 + 53\text{ K}) = 60\text{ dB}$$

这个取值对大多数的应用都是可以接受的，当然其中不包括高保真。

(b)两条 EIA-232(RS-232) 串行数据线,使用了一个  $16\text{ m}$  长的数据电缆（非独立的双绞线

对),它的芯/芯电容为  $108 \text{ pF/m}$ 。这里的发送器和接收器都符合 EIA-232 所要求的  $300 \Omega$  输出阻抗、 $5 \text{ k}\Omega$  的输入阻抗、 $+10 \text{ V}$  漂移和  $30 \text{ V}/\mu\text{s}$  的上升时间等参数。这时,一条电路对另一条电路可能形成的毛刺串扰的大小,将会是多少?

这里的耦合电容是  $16 \times 108 \text{ pF} = 1728 \text{ pF}$

在一个  $RC$  电路中,经  $t$  秒后由斜率为常量  $dV/dt$  的电压所形成的电流将是:

$$I = C \cdot dV/dt (1 - \exp[-t/RC])$$

在这一示例中,  $0.66 \mu\text{s}$  中的  $dV/dt$  为  $30 \text{ V}/\mu\text{s}$ , 而流经  $567 \Omega$  电阻上的电流为  $25 \text{ mA}$ 。这将形成一个经过负载电阻 ( $300/5 \text{ k}\Omega/5 \text{ k}\Omega$ ) 的峰值电压为:

$$25 \cdot 10^{-3} \times 267 = 6.8 \text{ V}$$

这就是为什么 EIA-232 不适于进行长距离和高速率数据传输的原因!

从上面的示例中可以看出,有许多策略可以用来克服串扰的影响。它们是:

- 减少电路源和负载的阻抗:理论上,不良电路的源阻抗将会很高,因此,它的输出性能将会很低。对于给定的耦合量,较低的阻抗需要更大的电容。
- 减少互耦合电容:使用较短的电缆,或者选择在单位长度上具有较低的芯到芯电容的电缆。但要注意,这样做对于那些快速或高频信号并不会太大的效果,因为这个耦合电容的阻抗是要低于电路阻抗的。如果使用扁平电缆,则需要牺牲一些空间以使每个传输信号的导线之间都设置一个连接到地的导线,或者使用带有整体到地平面的扁平电缆。而最好的方式是每个电路使用一个独立的屏蔽。注意这个屏蔽必须要接地,否则从这个对策中不会得到好处!
- 减少信号电路的带宽到数据速率或系统频率响应所需要的最小值:从上面的示例 (b) 中可以了解到,耦合的大小直接取决于干扰信号的上升时间。而较慢的上升时间意味着较少的串扰。如果通过在输入负载电阻 (在图 1.24 中为并联的  $R_{L2}$ ) 上以并联方式附加电容来达到这一效果,对于芯到芯的电容这样做可以起到一个能量分配器的效果,并且降低了高频噪声的输入阻抗。
- 使用不同的传输:形成串扰的一个主要原因,是不同数据标准的广为流行,如 EIA-422 (RS-422) 和另外一些新近才出现的以更高的速率进行传输的数据标准。通过使用成对的导线,那些耦合电容并不需要被减小,因为目前的串扰都是以共模的方式进入到传输线中的,而输入缓冲器共模抑制则可以很好地解决这个问题。影响抑制实现效果的限制因素是,线对每条线上的耦合电容不均衡。这也就是为什么双绞线会被指定用于不同的数据传输。



## 1.3 传输线

电子学并没有一个均一不变的规程。它可以被划分为多个不同的领域：模拟的、数字的、电源的、RF 和微波的。这个划分是在实践中形成的，因为这些不同的领域会需要使用不同的数字工具，对于任何一个设计者来说，他都不可能完全精通这其中所有的或大部分的内容。对设计者来说，遗憾的是自然事物并不了解这些人为的划分，所有的电子运动都是遵循相同的物理定律，而不关心到底是谁在研究它们以及因它们运动的速度而导致的不同。

当信号的频率较低时，它可以被视为电路的运行是遵循电路理论的基本定律，如戴维南定律、基尔霍夫定律等。而实际上并不是这样。电子的运动并不会依照电路图的设计那样，它们的运动是依据电磁场中更基本、更通用的法则，但是对于低频电路，电路理论的推导与实际情况之间的不同表现得非常少，以至于不易被觉察出来。对于电子工程师来说电路理论是非常实用的技术。

然而随着电路运行速度的提升，这一理论便出现了问题。在较高的频率中，电子的运动表现为不同的方式，注意这里高频与低频的不同并不存在一个明显的临界点。它只简单地表现为电路理论的推算结果与电磁场理论的结果有所不同，而后者则更符合自然规律，因而它更正确。通过电磁场理论，我们能够计算出传输线中所需要的导线和电缆计算出保证实际应用的长度。

### 传输线效应

“应该在什么时候考虑传输线性能”？这个问题没有一个明确的答案。而最好的回答是，当传输线的影响变得很重要时。有关电的一个最简单的法则是用光的传播速度将频率和波长关联在一起：

$$\lambda = 3 \cdot 10^8 / f$$

由于一个（无损）电介质中，都会包含有一定的介电常数或电介质系数，这时信号的传播速度就会受到一定的限制，上面这个关系就需要进行一些修改：

$$\lambda d = \lambda \sqrt{\epsilon_r}$$

一个经验法则是，当一条电缆中所传输信号的最高频率的波长小于电缆长度的 10 倍时，这条电缆可以被视为是一条传输线。如果正在处理一个精密度很高的高速信号，当所使用的传输导线的长度为最高信号的 1/40 波长或更短时，这一传输线效应会极大地干扰信号的传输，只有当传输导线的长度达到了 1/4 波长时，这一影响才会消除（不考虑传输线的影响，将会得到一些奇怪的结果）。

### 脉冲输送的临界长度

作为一名数字工程师，如果习惯于根据上升时间而不是频率进行设计，那么一个粗略等效的经验法则是，当最短的上升时间小于沿电缆传播时间的三倍时，就应该按照传输线的理论来进行这个设计。因此，对于上升时间为 10 ns 的同轴电缆，其速度因数 ( $1/\sqrt{\epsilon_r}$ ) 为 0.66，则其临界长度将是 2/3 m。

#### 1.3.1 特性阻抗

对任何一个传输线来说，特性阻抗 ( $Z_0$ ) 都是一个非常重要的参数。它是一个与传输线的几何形状以及制作材料的相关函数，并且它是一个动态的且不受长度影响的值；它也不能使用万用表来测量。它与电缆或导线的常规分布电路参数的关系为：

$$Z_0 = \sqrt{[(R + j\omega L) / (G + j\omega C)]}$$

这里： $R$  是单位长度上的串联电阻 ( $\Omega/\text{m}$ )

$L$  是串联电感 ( $\text{H}/\text{m}$ )

$G$  是旁路电导 ( $\text{m}\Omega/\text{m}$ )

$C$  是旁路电容 ( $\text{F}/\text{m}$ )

$L$  和  $C$  与速度因数相关，其关系为：

$$\text{传播速度} = 1/\sqrt{LC} = 3 \cdot 10^8 / \sqrt{\epsilon_r}$$

理想情况下，无损线路中  $R = G = 0$  并且  $Z_0$  减小为  $\sqrt{L/C}$ 。而实际的线路中存在有一些削弱信号的损耗，对于特定的长度和工作频率这些损耗被量化为衰减因子（表 1.7 给出了同轴电缆的这些参数）。表 1.9<sup>①</sup> 汇总了不同形状的特性阻抗的近似值，以及一些常见介质材料的速度因数。数值  $377(120\pi)$  将会多次出现，因为在电磁学中，它是一个重要的数值，它是自由空间的阻抗（以欧姆为单位），它通过自由场的条件式将电场与磁场关联起来。

在传输线上传送信号，是常规电路理论（用于电压驱动）应用的一个特例，常规电路会要求产生信号源的阻抗比较小，而接收负载的阻抗应该比较高。当信号被发送到传输线上时，只有源和负载双方的阻抗都相同，并且与传输线的特性阻抗一致，这时，传输的信号才会不失真地接收。也就是说，将达到匹配状态。两种分析匹配与不匹配最为简单的方式是：对于数字应用使用时域分析，而对于模拟的射频应用则应使用频域分析。

<sup>①</sup> 原文此处为“表 1.7”，疑有误——译者注。



表 1.9 特性阻抗、几何结构和介电常数

1. 并行的平行带

$$Z_0 = 120/\sqrt{\epsilon_r} \cdot \ln |h/w + \sqrt{(h/w)^2 - 1}|$$

2. 面对面的平行带

$$Z_0 = 337/\sqrt{\epsilon_r} \cdot h/w, h > 3t, w \gg h$$

$$120/\sqrt{\epsilon_r} \cdot \ln 4h/w, h \gg w$$

3. 并行线

$$Z_0 = 120/\sqrt{\epsilon_r} \cdot \ln |h/d + \sqrt{(h/d)^2 - 1}|$$

$$120/\sqrt{\epsilon_r} \cdot \ln 2h/d, d \ll h$$

( $Z_0$  典型的 PVC 绝缘线对和双绞线对的  $Z_0$  大约是 100  $\Omega$ )

4. 与无限金属板平行的线

$$Z_0 = 60/\sqrt{\epsilon_r} \cdot \ln |2h/d + \sqrt{(2h/d)^2 - 1}|$$

$$60/\sqrt{\epsilon_r} \cdot \ln 4h/d, d \ll h$$

5. 与无限金属板平行的带

$$Z_0 = 377/\sqrt{\epsilon_r} \cdot h/w, w > 3h$$

$$60/\sqrt{\epsilon_r} \cdot \ln 8h/w, h > 3w$$

6. 同轴电缆

$$Z_0 = 60/\sqrt{\epsilon_r} \cdot \ln(D/d)$$

不同材料的介电常数

空气

$\epsilon_r$

速度因数 ( $1/\sqrt{\epsilon_r}$ )

空气

1.0

1.0

聚乙烯高频电缆绝缘材料/聚乙烯

2.3

0.66

聚四氟乙烯

2.1

0.69

硅橡胶

3.1

0.57

FR4 玻璃纤维 PCB

4.5(typ)

0.47

聚氯乙烯

5.0

0.45

### 1.3.2 时域

假设正在从一个发生器中将信号的一个波形发送到一条传输线上，这个信号发生器的阻抗与传输线的特性阻抗  $Z_0$  是相匹配的。我们可以在这条线的两端来观察传送信号的波形，由于这条传输线存在有限的传播速度，这两个波形将会是不同的。图 1.26 中给出了在传输线终接阻抗开路、匹配和短路三种不同的情况下（这些是容易被观察到的特殊情况）的观察结果。如果有一个能产生较快脉冲的信号发生器，一个宽带的过滤器和一条同轴电缆，那么就可以在 5 分钟内完成这个实验。




图 1.26 电压边缘沿传输线的传播

一条匹配的传输线实际是一个简单的延迟线形式，比实际长度延迟大约  $10 \text{ ns}$ 。分立元件延迟线要小一些，但工作原理是相同的，这里分布的  $L$  和  $C$  的值是用实际元件来代替的。

在所有情况下，长时间的观测结果是与常规电路理论所推导的结果相一致：电路开路其输出为  $V_p$ ，短路则输出为零伏，而介于这两个状态之间的电路其输出将会由  $Z_L/(Z_{out} + Z_L)$  所决定，在传输匹配时其输出为  $V_p/2$ 。传输电压跳变时，传输中的波形会是不同的。

#### 前向波和反射波

传输线理论是根据前向波和反射波的相互作用来解释这些结果的，在每端点上这两个成分的叠加满足边界条件：开路为零电流，短路为零电压。因此在短路情况下，当振幅为  $V_p/2$  前向波到达短路端时会产生一个振幅为  $-V_p/2$  的反射波，这时它会返回到发送端并与已经存在的  $V_p/2$  相叠加从而导致零电压。通常反射波与前向波振幅的比为：

$$V_r/V_i = [Z - Z_0] / [Z + Z_0]$$

当处理两端阻抗不匹配的情况时，这个理论将会很有用。前进波与反射波将会在每个不匹配的端点处持续回弹。下面看另外一个例子，对于  $Z_o/2$  的输出阻抗和一个开路的负载，很粗略地近似于一个 HCMOS 逻辑缓冲器驱动一个无终端接头的 HCMOS 输出。如图 1.27 所示。




图 1.27 不匹配的传输线

### 阻尼振荡

当来自于开路端的反射波到达非匹配驱动端时，将再次形成振幅减小的反射波，当这个反射波返回开路端时它将再次产生幅度更小的反射波……最终反射逐渐消失并趋于稳定。在这两个端上的波形就是“阻尼振荡”。如果处理的是数字电路，那么当使用快速示波器在一个几英寸长的印制线路上观察上面的信号时，就会经常看到这个阻尼振荡。阻尼振荡的振幅完全取决于不同部分阻抗之间的不匹配程度，这些阻抗之间的关系通常会很复杂，并且也无法了解具体阻抗值设计的实际目的，而阻尼振荡的周期取决于从驱动电路到终端的传输时间以及传输线路的长度。在 1.6 mm 环氧树脂玻璃 PCB 接地平面上的 0.6 mm 宽的线路中，常见的阻尼振荡频率是 35 MHz，其所适用的传输线长度是以米为单位的来划分的。

### Bergeron 图表

对传输线两端所形成反射波振幅的精确测定可以使用 Bergeron 图表来进行。图表将传输线的特性阻抗视为由一连串的具有输入和输出特性的线路发送器和接收器的负载线阻抗

所构成。每个负载线都起始于与前一个负载线相连接并具有适当的输入/输出特性的点上。由于阻尼振荡是在这些点外部来加载信号的，为了能恰当地使用 Bergeron 图表，需要了解设备的内部及外部的电源性能。许多高速逻辑 IC 制造商都是他们的应用说明书中描述它的使用方式。

通常，在数字电路中人们并不希望看到的阻尼振荡，因为它会导致寄生振荡，但是如果它的振幅只是在可以被去除的逻辑噪声带内，或者是振荡的持续时间快于电路的响应速度，阻尼振荡的存在也是可以容忍的。在图 1.27 中所描述的阶跃波形边缘传输是一个理想化的示例，而事实上这是不现实的，因为实际的上升期会阻尼这个响应。要完全避免阻尼振荡的惟一办法是，将每个相互的连接都视为是一个传输线，并且在每个连接端上都配置正确的特性阻抗。设计高速电路要严格地按照这个方式来进行；而对于低速电路的设计者，将只会在使用长距离电缆时遇到这样的问题。

### 不匹配的用途

阻抗的不匹配并不总是件坏事。例如，要得到一个高速、稳定的脉冲发生器，就可以通过在具有一定长度且远端短路的传输线（参见图 1.28）上生产一个快上升沿的信号来得到，输出信号可以从传输线的入口处得到。从速度因子为 0.66 的 1 m 长的同轴电缆上可以得到一个 10 ns 的脉冲。




图 1.28 使用短路传输线的脉冲发生器

### 1.3.3 频域

如果你的兴趣是在射频信号而不是数字上升沿，那么一定很想知道在频域传输线的表现。假设在图 1.26 中的传输线上施加了一个频率为  $f$  并与线路  $Z_0$  相匹配的连续正弦波振荡器。那么，能量会以波的形式沿传输线传播并到达负载端；如果负载阻抗也与  $Z_0$  相匹配，那么就不会有反射产生并且所有的能量都会被传输到负载上。

如果负载是不匹配的，那么就会有一部分的入射功率被反射回传输线中，这与脉冲应用中的情况非常相似。短路或开路都将反射回所有的功率。被反射回来的信号也是一个连续波，而不是脉冲波；因此沿传输线上的任何一点处的电压和电流都是前向波和反射波的电压与电流的向量和，其取值决定于它们相应的振幅和相位。沿传输线整个长度分布的电压和电流形成了所谓的“驻波”。图 1.29 中给出了在 4 种不同的传输线终端作用下驻波的形态。

可以使用一定长度的有均匀缝隙的同轴电缆，与一个连接到 RF 电压表上的检测探针，通过靠近并沿同轴电缆移动来实际验证这个结论。




图 1.29 沿传输线的驻波

#### 驻波的分布及频率

注意，驻波的分布是取决于所施加信号的波长以及频率的。在沿给定长度传输线上形成的某一频率下的驻波，将不同于位于同一传输线上的其他频率的驻波。驻波会在沿传输线的多个  $\lambda/2$  处重复自己的形状。驻波的振幅取决于不匹配的程度，这个程度由反射系数  $\Gamma$  来描述，它是反射电流或电压与入射电流或电压的比值。驻波比 (S.W.R.) 是指驻波的最大值与最小值之比，它也可以由下式给出：

$$\text{驻波比} = (1 + |\Gamma|) / (1 - |\Gamma|) = R_L / Z_0 \quad \text{用于纯电阻终端}$$

因此，1:1 的驻波比就描述了一个完美匹配的传输线；而取值为无限的驻波比，描述了传输线以短路或开路终接的情况。信号发生器的源阻抗不会对驻波比产生影响。驻波比的取值只决定于传输线远端负载的连接属性。

#### 阻抗变换

无线电发射机的设计者及使用者都十分关心不匹配传输线上各点电压和电流的分布情况，因为它将影响从发射机通过馈线到天线的功率传输效率。对于高频电路的设计者，能了解这一分布也是很有用的，因为通过它可以实现阻抗变换。大家都知道，阻抗是电压与电流



之比,而从图 1.29 中可以了解到在传输线上任何一点的阻抗取值的变化都要与它同传输线端点间的距离相关。在每  $1/4$  波长的距离范围内,这个阻抗取值的变化就会出现一个从最小到最大的过程。事实上,对于一个  $1/4$  波长传输线阻抗变换器,阻抗变换由下式给定:

$$Z_{in} = Z_0^2 / Z_L$$

当然,这个有用的性质是与频率密切相关的:它只出现在  $\lambda/4$  的位置上或其整数倍的位置上。如果频率发生了变化,那么传输线的  $\lambda/4$  波长和  $Z_{in}$  也将发生改变。与其相关的性质是,在偶数倍的  $\lambda/4$  相当于任意倍数的  $\lambda/2$  的位置上可以得到原始的负载阻抗,即这一点的阻抗取值为  $Z_0$ 。因此,被短路的传输线在距短路点  $\lambda/2$  处将会有有一个虚零的阻抗,这个性质可以用于设计一个分布式的调谐电路。




图 1.30  $1/4$  波长变换器

#### 有损传输线

前面讨论的都是建立在使用零损耗线的假定上,在实际使用中这是不可能的。较短长度传输线的损耗是可以忽略的,表 1.9 中给出了常见的同轴电缆的损耗。注意这些数值只是适用于匹配条件下的情况。如果传输线上有驻波,由于驻波的出现会使电压及电流的强度都得到增加,因此线路上的损耗将会大于匹配的情况,并且平均的热损耗也会大于同等功能输出的情况。在较长传输线上由于不匹配的影响会在两个方向上形成衰减,而这一衰减会改善驻波比的影响。在极端情况下,长的电缆非常适合用做功率衰减器!

## 第2章 印制电路

事实上，目前所生产的每一个电子电路基本上都在使用印制电路板（PCB）作为其相互连接的介质和机械基板。PCB是专为所运行的电路而定制设计的，印制电路板板基的选择是电路设计者的重要工作之一，当然这个任务也是可以由计算机布线软件的前期程序来完成的。PCB的设计对最终产品的机械和电气性能的实现具有重大的影响。本章将讨论在新的PCB设计中，应该考虑的主要问题。

### 2.1 板的类型

没有加工处理过的电路板通常是由导电材料和绝缘介质基板所组成的多层板。不同基板材料的使用、导电层之间不同的压合和相互联接的方式，决定了板子的类型。

#### 2.1.1 材料

大多数的导电层都使用了铜箔膜，借助于热压工艺被牢固地黏接在基板上。铜箔膜的厚度通常由其每平方英尺的质量来规定（因为历史原因），最常见的是1盎司<sup>①</sup>或2盎司，其他板子的厚度可以是0.25、0.5、3和4盎司。1盎司铜的厚度通常是在 $0.035\text{ mm} \pm 0.002\text{ mm}$ 之间，其他的质量按比例比这个更厚或更薄。选择铜质量的主要决定因素是它的电阻系数。图2.3给出了不同覆铜质量的线路宽度，及其对应的电阻值。

最普通的多层板是以环氧玻璃和酚醛纸为基板。酚醛纸（或合成树脂黏合纸，s.r.b.p.）比较便宜并且很容易打孔，因此，它主要应用于数量众多的普通电路和一些要求不高的电路单元。它是使用环氧玻璃之前的早期电气产品，易碎，工作温度范围小，易吸潮并且不适用于金属化过孔的结构工艺。通常只在价格非常低廉、性能较差的产品中应用。至于环氧玻璃，除了专家级的应用之外，如RF电路，它是普遍适用的。

#### 环氧玻璃

是一种使用玻璃纤维加固了的环氧树脂，可用于金属化过孔（PTH）和多层板的工艺。它也可以用于对机械强度和电气性能要求较高，但又相对简单的电路结构中。它比酚醛纸具有更大的尺寸、更好的稳定性，而且也更加牢固，但是这也意味着，对于大规模生产，其用于

<sup>①</sup> 1平方英尺( $\text{ft}^2$ ) = 0.092 903  $\text{m}^2$ ; 1盎司( $\text{oz}$ ) = 28.349 5 g——编者注。

加工板子的费用也更加昂贵,因为它的打孔工艺只能是钻孔,而不能是冲压。而对于布局更为稠密、尺寸要求更大的板子,使用环氧-芳族聚酰胺材料就更为适合。表 2.1 给出了一些常用板材类型的材料说明,以供选择。FR4 的设计引用了美国 NEMA 对大多数多层板制造商所提供的阻燃剂环氧玻璃板的说明。阻燃剂的分级可适用于所有的普通材料,而且以红色标记的制造商标识符来显示。

那些可弯曲的板子的基板材料通常是聚酯或聚酰亚胺。聚酯比较便宜,但不易焊接,因为它的软化温度比较低,它主要用于可弯曲的“尾部”设计。聚酰亚胺则比较昂贵,但可以在上面安装元器件。

表 2.1 PCB 多层板材料性质

材料	表面电阻(M $\Omega$ )	介电常数( $\epsilon_r$ )	电介质 $\tan \delta$	电介质强 度(kV/mil) <sup>①</sup>	温度 (x-y ppm/ $^{\circ}$ C) <sup>②</sup>	最高 温度( $^{\circ}$ C)
标准 FR4	$1 \cdot 10^4$ (最小值)	5.4(最大值) 4.6~49(典型值)	0.035(最大值)	1.0(最小值)	13~16	110~150
FR408(高质量)	$1 \cdot 10^6$	3.8	0.01	1.4	13	180
环氧树脂-芳族 聚酰胺(紧公差)	$5 \cdot 10^6$	3.8	0.022	1.6	10	180
聚酰亚胺(Kapton)		3.4	0.01	3.8	20	300
聚酯(Mylar)		3.0	0.018	3.4	27	105

## 2.1.2 结构类型

大多数电路对板子结构的要求都可以在下列的板子类型中得到满足,这些板子类型的排列顺序是粗略地按成本的递进来排列的:

### 1. 单面板



便宜并普遍应用的,适用于简单的、低性能的且批量生产的电路

### 2. 双面板



基本同上,但在板子的两边可以设计不同的布线结构,并通过元件装配完成连接;适用于低密度的电路应用

① 1 mil =  $25.4 \times 10^{-6}$  m——编者注。

② “ppm”表示“百万分之一”,即  $10^{-6}$ ,本书为国外引进版本,书中大都为这类表示方式,以便有的读者有机会阅读原文板时,能相互参照——编者注。

### 3. 软板



基板薄且柔软，可以多覆盖几层以保护布线结构。多采用电镀化的过孔。可用于替换导线束

### 4. 双面板,金属化过孔(PTH)



类似与普通的双面板，但使用金属化的孔套管来连接板子两面的电路，因此是不同于普通双面板的电路技术。适用于常规布线密度的工业应用

### 5. 硬化的软板



与软板一样,但为了进行元件的安装,采用了刚性金属使其局部变硬。用于柔软性元件较少的电路

### 6. 多层板



将几层基材层压合在一起。有通过所有层的孔径也有只通过内层的孔径(掩埋通路)。内层对可能是电源和接地平面。造价昂贵，但多层应用可以达到非常高的密度。参见 2.1.5 节

### 7. 软化硬板



多层板带有某些刚性层以替代柔软材料（通常是聚酰亚胺），通常是在远离刚性部分形成尾部或铰链处。几个刚性区域可以通过软区域相互联接并能弯曲而进行紧密的空间压缩

在最基本的多层板和软化硬板结构中的一些参数的改变是允许的，例如，多层结构可以做到 24 层(参见 2.1.5 节)。其他的技术和材料还拥有某些特殊的功能，例如开关触点，电机装配或微波系统。如果需要这些特殊的应用，那么在开始设计的最初阶段就应与 PCB 的制造商进行洽谈。但是，如果所设计的应用有太特殊的要求，那么又该如何进行选择呢？

#### 2.1.3 类型选择

在任何的设计中，都需要平衡诸多因素，以便获得最好的设计结果。其中，最重要的问

题就是费用、装配密度和电气性能，而其他的部分则相对次要一些。

- **费用：**上面的表格是根据裸板的费用来进行排列的，其中会有一定程度的重叠。实际中，成本公式应包括订购的板子数量、工序数、钻孔数量和种类，以及作为它的主要参数的原材料费用。但是也应该考虑到裸板费用对整个成本的影响：板类型的选择可能会影响到装配、测试、修理和返工等多个环节。例如，假如已经预计到可能会有大量的单元返工，就不能再使用酚醛纸，因为它的附铜能力太低。而在其他的极端情况下，也尽量不要使用多层板，因为一个过孔的损坏可能会导致整个板子的报废。
- **空间限制：**如果板子的尺寸已经确定，电路包数量也确定了，那么自然就能确定组装密度以及最低费用下最适宜的板子类型。非 PTH 板具有最小的组装密度。双面 PTH 板根据布线间距和尺寸，为双列直插(DIL)过孔插件提供每 16 针  $4 \sim 7 \text{ cm}^2$ ，而多层板每个插件实际能接近  $2 \text{ cm}^2$  的极限。多层板还是充分实现扁平组件或表面安装元件的空间优势的惟一方式。大的分立元件(电阻器、电容器、变压器等)减弱了多层板的这个优势，因为它们为表面布线提供了更多有效的面积。如果不限制板子尺寸，那么，使用较大的、较便宜的低密度板一定能平衡它较大的空间占用费。
- **电气特性：**酚醛纸可能没有足够高的绝缘电阻和电压衰减，以及较低的介电损失；层压板的厚度需要由布线特性来决定，通常它比较容易被处理；低的电阻系数要求较厚的覆铜。如果发生表面漏电，使用保形涂层是一个很好的解决措施(参见 2.4.2 节)。对于适当的电源/地平面分布，最少四层多层板结构是比较规范的；对于较低密度，地平面板可以放在一个双面板的一侧上。
- **机械特性：**重量、硬度和强度都很重要。如果需要有效阻止振动或弯曲，就需要使用较厚的层压板或刚性条。通常，强度并不重要，除非这个板子承载了非常重的元件，例如大型的变压器，这时，就需要用到环氧玻璃。如果应用要求一个很宽的温度范围，就必须仔细检验板基的热膨胀系数和最大温差变化性能。
- **实用性：**任何 PCB 制造商都能制造单面板、双面板和 PTH 板，当然，价格会有很大的变化。当需要使用更奇异的柔软的多层板结构时，可进行的选择就会变得很小，可能会被限定在单一的供应商或很有局限的尺寸，以及无法接受的交货时间。而且，设计复杂的多层板要求应用更高级的技术，甚至是被改进的 CAD 系统，而在很短的时间内，所能支配的设计资源可能不包括这些。
- **可靠性和可维护性：**这些因素通常需要高质量的材料和简单的结构，环氧树脂玻璃的双面 PTH 就可以满足这些要求。
- **刚性与柔性：**柔性结构由于消除了板间连线和连接器，它可以提供较低的组装成本和较好的组装密度以及安全性。其缺点是，更加昂贵的造价，以及更加复杂的供电，而这些都会违背要求使用模块替换的修理原则。



### 2.1.4 尺寸选择

如果不需要对板子或系统中的某些板子进行尺寸选择，那么就可以不考虑下面的问题。在选择板子的尺寸时，最好的方案是使用标准化的尺寸，例如欧洲信用卡的尺寸（ $100 \times 160 \text{ mm}$ ）或是它的两倍大小（ $233.4 \times 160 \text{ mm}$ ），特别是需要将这些板子安装到堆叠系统的模块中时。将整个系统模块化并非总是最佳的设计，对于那些较小的系统，一个大电路板可以节省相互联接的元件费用，而且生产较大的板子要比制作相同面积的几个较小的板子更为便宜。而另一方面，板材消耗的费用则更多的是取决于从原料多层板切割时的损耗量，较大的板子可能造成的浪费更多，除非它们与原材料的大小相同。对于特大型板子的尺寸还要有一个可实际操作性能的限制，即板子的强度、尺寸的公差和可处理的性能等，另外还要考虑，最终板子制造商的生产能力、绘图仪的输出尺寸和版面切割技术等。此外，电路生产者的装配间对所能处理的板子尺寸也是有一定限制的。通常大型板子的最佳尺寸是将其长边的长度限制在  $30 \sim 50 \text{ cm}$  之间。

#### 细分边界

如果计划将系统的实现设计为几个较小的板子，那么分割电路的位置应选在相互联接数目最少的地方上。通常这种分割还需要根据电路功能的划分来进行，这样做的益处是，很容易将每一个子板当做一个具有完全功能的子单元来测试。每个完整系统的测试费用都会随着板子尺寸的增大而减小，而所需的自动测试设备的费用则将会增加。在计算每个子系统板的面积时应留有一定的余量：因为所有最后电路的修改大都是要增加元件的数量，而很少去减少元件的数量。

#### 嵌板

将原料基板只用于制作一个较小的板子是不多见的情况。在一个产品开发周期中，其主要花费是集中在处理阶段，因此，如果将 6 块板子集中在一个基板上进行一次性制作，并且将所有的处理同时进行，就好像它们只是一块电路板一样，就可以降低制作费用。将一个板子的设计布线一个一个地复制在一块基板上（参见图 2.1）。并且直到最后处理时，甚至在印制电路板交付之后，进行总体组装之前才将它们分离。这些电路也可以是不为同一项目所设计的，但只要它们要求的层数相同，就可以嵌在一个基板上。如果想把一个项目中设计的所有板子放在一个基板中，其前提是每个电路板所要求基板的层数必须是相同的。

拼板的大小就尽可能与给定的原料多层基板的大小相匹配，并保证布线和/或刻痕线相互分离。能做到这样就会很划算，但是如果板子形状会造成较大的浪费区域，比如一个细 L 形的形状，那么，就应该把其他的板子拼嵌在这个浪费的区域中，使整个板子得到很好的利用。注意，使用嵌板会牺牲掉某些方面的可选择性，因为拼嵌到给定基板上的所有电路板必须要有相同的层数和厚度，但是为了获得较大的成本效益，接受这些限制也是值得的。




图 2.1 PCB 板板

### 2.1.5 多层板的制作

多层板的加工步骤已经很成熟了（如图 2.2 所示，它给出了一个 6 层板的例子）。被加工的板子是由一个双面覆铜层和成对内层组成的三明治结构 [参见图 2.2(a)] 构成的（每一层分别根据布线图进行加工和侵蚀），它们之间由“预浸处理”层隔开，即没有层压铜的普通环氧树脂玻璃材料。外层的铜层就是铜箔（起初没有处理过）。正是这样的组装方法，多层板总是由一定数量的铜层组成（4 层、6 层、8 层，等等）。


每个内层、预浸处理层和外层的箔层在加热和加压情况下黏结在一起 [参见图 2.2(b)]。各层间的对齐误差是由这一步确定的。根据要求的位置钻孔 [参见图 2.2(c)]。这些孔可能是过孔，此时，过孔只是相互联接不同的层，或用于安装元件的引线，或者用于其他目的，例如安装最终部件。此后，整个组装操作就进入了电镀过程 [参见图 2.2(d)]，即把铜覆盖到所有暴露的表面：穿过每个孔的内径（因此称为“金属化孔”），以及两面铜箔的表面。通过这一步镀孔，电镀的过孔将内层中适当的电路布线连接起来。

接下来使用感光薄膜来处理两个外层，然后曝光并显影 [参见图 2.2(e)] 去除所需的外层布线和镀盘图的负片图像。再进一步镀层 [参见图 2.2(f)] 添加更多的铜，并在曝露区域添加用于保护的锡膜；去掉感光薄膜，刻蚀板子 [参见图 2.2(g)] 去掉下面的铜。接下来，揭去锡，在板子的外侧和内部留下完整的三维铜图案 [参见图 2.2(h)]，准备进行焊接掩膜工艺和表面处理工艺。外层铜层的厚度是总的镀铜厚度和初始的铜箔厚度之和。

## 2.2 设计规则

大多数使用 PCB 的公司都已经形成了一系列的用于布局设计的规则，它们要保证两个目标

- 易于裸板的加工处理，它意味着更低的造价和更好的可靠性
- 易于对成品单元的装配、测试、检查和维修



图'2.2 在多层板制作处理阶段

这些规则必须要保证布局设计者了解设计时所设计电路的内部限制，这样才可以形成统一可行的订购策略。这样做的好处是，生产和技术维护部门可以与设计部门对设计达成相互都可接受的共识，并且，也可以保证对生产设备和教育培训的投资更加有效。同时，也需要经常性地检查这些规则的适用性，以避免它们不会对板子生产工艺的改进形成不必要的制约。例如，任何一家以  $0.3\text{ mm}$  为最小电路线宽设计的公司，都将不会取得最佳的可用布线密度。这些设计规则也不应该被强制执行，这实际上会妨碍对新产品进行的最佳设计。

在 **BS6221** 的第三部分“印制电路板的设计和使用指南”中，给出了一个有关使用 **PC** 布局进行设计实践非常好的概述，这个概述可以被用于制作内部设计规则的基本模板。

在进行电路板设计时，设计规则中应该包含下列要素：

- 导线宽度和间距
- 孔径和焊盘直径
- 导线走向
- 接地分布
- 阻焊漆、成分标识和表面加工
- 端接器和连接器

表 2.2 中给出了目前 **PCB** 生产者的生产指标。要选择一个特定的厂商，首先需要了解他们在这些关键参数上的生产能力。

表 2.2 PCB 制造商有代表性的最佳生产指标

电路板厚度范围	0.35 ~ 3.5 mm
最大层数	14 ~ 24
最小导线和间隙宽度(1盎司铜)	0.1 mm 左右, 0.15 mm 最佳
最小 PTH 孔径直径	0.2 mm 左右, 0.3 mm 最佳
最大 PTH 孔径纵横尺寸比	12:1 左右, 6:1 最佳
定位: 钻孔到焊盘	0.03 mm
定位: 层与层、罩、焊接掩膜	0.075 mm

### 2.2.1 导线宽度和间距

最小的布线宽度和间距是取决于一个具有较大影响的因素，即最大可使用的布局布线密度。布线中可承载大电流的最小宽度是由刻蚀过程的可控性以及多层板边缘的各层间对齐的方式所决定的，而这些都与电路板的制造商的生产能力相关，这一参数会随制造商的不同而有所不同，同时要保证它的精确度还会影响到制板的价格。因此需要事先与制板商一同确定生产工艺所可以达到的最小布线宽度。表 2.2 给出了目前在这一方面对于 1 盎司厚的铜箔可参考制造能力的建议。注意，更厚的覆铜将需要更宽的布线，这是因为在刻蚀时

会有侧面的钻蚀。在某些可保证绝缘的情况下，允许使用一些过窄的布线，如在 IC 焊盘之间的布线，但是如果在长距离布线中使用这样的宽度就很难保证它的质量。图 2.5 给出了在 IC 焊盘之间压缩布线宽度和间距与布线数目之间的折中方案。

### 布线电阻

当然，布线宽度会相当大地影响布线电阻，进而影响在给定电流下的电压降。图 2.3 给出了 1 cm 铜导线在不同厚度下电阻的理论值。它来自于这个等式：

$$R = \rho l / A$$

其中：  $\rho$  是这个导体的电阻率

$l$  是它的长度

$A$  是这个布线的横截面积




图 2.3 铜布线的电阻

由于实际人为的公差很大，这些数字只具有一个象征意义，这些公差可以包括最基本的铜、焊盘和锡引线的厚度，这些公差的总计可以使最终值有二到一的偏差。铜的温度系数会导致电阻在正常的环境温度范围中随自身加热有几个百分点的变化。直径大于 0.8 mm 的焊盘过孔会有小于 1 mΩ 的电阻。

最大电流的承载能力是由布线的自身加热性能所决定的。图 2.4 中给出了对一个给定升温的安全电流与布线宽度的关系。

### 电压击穿和串扰

布线间距也是由厂家的制造能力和电路的电气性能所决定的。与布线宽度一样，在



表 2.2 中给出的最小间距是大多数 PCB 厂商所可以达到的工艺。串扰和电压击穿是影响布线间距的主要电气特性。对于安全的环境和远离导电体的情况（每 200 V 有 1 mm 的间距，允许有一定的人为误差）是完全可以预防击穿的，在 BS6221 的第三部分中给出了更详细的说明。当电路中存在有市电电压时，出于安全的原因需要使用更宽的间距。注意，如果在使用波峰焊工艺且又没有使用阻焊剂时，由于传输方向的不同，将可能会在小于 0.5 mm 的间距上形成连焊。




图 2.4 在 PCB 布线上的安全电流 (摘自: Abstracted BS6221: 第三部分: 1984)

在设计小电压数字电路或高速模拟电路时，串扰（参见 1.2.7 节）可能是一个限制因素。它的机理与在电缆中的机理相同；通过电磁场理论来计算线到线间的电容是解决实际电路板布局中特定布线上串扰的最佳方式。对于大多数电路板的设计，首选的且最简要的规则是，采用大于 1 mm 的布线间距，这将会使串扰电压减少到信号电压的 10%。而电气的短路则通常会发生在那些没有充分考虑间距关系，并且相互间距更小的布线之间。通过在易受干扰的信号线对之间合理地布置接地导线，可以降低串扰。

#### 恒定阻抗

对于高频电路，包括那些用于传输快速数字信号的电路，一些长的布线需要被设计为传输线式的导体。对于传输线的基本原理在 1.3 节中进行了讨论；最重要的法则是将一个信号传输的导体与信号的返回路径视为一个整体，并为它设计一个特定的特性阻抗 ( $Z_0$ )。 $Z_0$  是一个关于传输线的几何结构的函数，并且它还与其周围物质的介电常数相关。对于每个具体 PCB 的设计和结构，明确这两个要点都是很重要的。也就是说，如果在电路设计中必须要使用传输线，那么就需要将电路板的某些层设计为“恒定阻抗”层。

虽然使用微波传输带的结构很常见，但它并不通用，在表 1.9(e) 中所示的微波传输带结构中，其信号导线是针对用于返回路径的接地平面而布设的，或者（在内部夹层中）微波传输带结构的布线可以是三明治结构的方式，夹在两个接地平面之间。那么，这个决定  $Z_0$  取值

的重要几何结构的因素就是布线的宽度和它与接地平面的间距。而布线宽度的公差是由刻蚀过程来控制的,因此对于较宽的布线(这意味着有更低的  $Z_0$ ) 就可以给出一个更严格的公差控制。而层间的距离则决定于层在压制时的压制工艺,同时它也与半固化片的厚度公差或者层压板的材料有关。更薄的间距会导致更低的  $Z_0$ 。

那些位于中间层的传输线,其  $Z_0$  还要取决于环氧玻璃材料的相对介电常数  $\epsilon_r$  的平方根。如果这一传输线被放置在电路板的表层,那么这个关系将会更为复杂,因为这个绝缘体介质(位于传输线上方的)是空气,而在传输线下方的则是环氧玻璃。而这个需要被控制的  $\epsilon_r$  是与基材的品质(以及成本)紧密相关的。通用的 FR4 不会为这个参数提供一个严格的指标,而某些更昂贵的基材可以满足设计恒定阻抗电路板的特定需要。表 2.1 给出了典型基材的一些详细说明。

### 2.2.2 孔径和焊盘尺寸

为了更好地进行焊接,元件安装孔的直径应该与元件的引线直径之间以尽可能好地进行匹配,比较好的设计是将安装孔的直径略大于元件引线直径的  $0.15 \sim 0.3 \text{ mm}$ 。对于使用元件自动插件机的电路会需要设计更大的余量。对每个不同的引线直径都指定一个不同的孔径直径,这一做法是不明智的,因为不同尺寸的孔径数目与制板的费用是直接相关的。通常可以为 DIL 封装的管脚和绝大多数的小型元件使用  $0.8 \text{ mm}$  的孔径,而为一些大元件使用  $1.0 \text{ mm}$  的孔径,而其他的尺寸则根据需要来设定。记住在 PTH 电路板上孔径的直径是在电镀之后再确定的。另外,对于那些特殊设计的孔径,还需要从另一个方面去检查元件引线直径的设置,例如,当已经完成了电路板规格文件的编写时,或者 CAD 系统已经自动地标出孔径直径时,所需要确认系统的元件库已经引用了新的参数。在一些特殊的应用中,某些电容器和电源整流二极管会有超出想像的粗引线!如果是这样,在设计时就可能会犯引线直径设计上的错误,那时,将不得不通知生产部门在这个双面的 PTH 电路板上将这些孔扩大、钻通,并在两个面上再分别进行焊接。如果设计的是多层板,则事情会变得更糟,因为不可能再钻通那些连接到中间层上的过孔。

#### 过孔

过孔,即连接不同层面的镀通孔,只要能满足额定电流的需要,它可以有任意需要的直径。它最小的可用直径是与板基的厚度相关,通常当板基的厚度与过孔直径的比(外观形状之比)达到  $6:1$  时,电镀的过程将不会造成太多的问题。然而,除非因限制布板密度而需要设计更小的过孔,通常应该保证这些过孔的直径与最小安装元件的孔径相当,这样钻孔的尺寸就可以保持到同一个最小数值上,也可以让这些过孔的直径更小一些(比如  $0.6 \text{ mm}$ ),这样可以减少将元件引线错误地插入到过孔中的概率。

## 通孔焊盘

焊盘可以是椭圆形或圆形的。在早期 PCB 技术应用中,当需要一个较大的焊盘来提供一个好的焊接质量,并保证焊盘与电路板有一个牢固的连接时,会使用一种具有 0.1"(英寸)①间距的双列直插式封装的椭圆焊盘。对于非 PTH 电路板使用这一焊盘仍然是恰当的,而孔径为 0.8 mm 的圆形焊盘是一种经常使用的典型焊盘,其焊盘直径大约为 2 mm,这种焊盘的管脚之间将没有空间用于布线。而椭圆形焊盘则允许在每个管脚之间布一条线。当对孔径到焊盘宽度的尺寸有限制时,也需要考虑使用椭圆形焊盘。

由于 PTH 技术要求在孔径内部进行电镀,并且焊接时焊锡也会沿元件引线与电镀孔径间缝隙进行填充,PTH 技术增强了焊盘到电路板的结合强度,因此在 PTH 电路板上不需要使用较大的或椭圆形焊盘。所使用的焊盘大小只需要能包含住在电镀前被钻的孔径大小,并在此基础上增加一个为所有制造厂家所接受的公差。对于使用直径为 0.8 mm 孔径的焊盘,其直径可以是在 1.3~1.5 mm 之间(参见图 2.5)。




图 2.5 焊盘间布线的间距和尺寸

对于在非 PTH 电路板上使用的大孔径焊盘,为了能获得较好的附着能力,焊盘的直径应该至少超出孔径的 1 mm。而焊盘直径与孔径之比,对于环氧玻璃板基大约为 2,而对于苯酚纸板基应为 2.5~3。

① 1 英寸 = 2.54 cm——编者注

### 表贴焊盘

**SM**元件的焊盘尺寸决定于这些分立元件的连接方式及所使用的焊接技术：波峰焊或回流焊(参见 2.3.1 节)。事实上，一旦选择了这样的装配技术和元件，也就没有选择焊盘尺寸的权利了。**CAD** 系统会包含有所有元件以及与其关联焊盘尺寸的参数库，并且它还会自动地使用正确的尺寸在电路中布局，当然这些元件库中的尺寸必须是正确的。当要把一个新的元件加入到这个库中的时候，需要去核实焊盘的尺寸是正确的，并且确保对所加入的元件有一个正确的焊盘布局，元件生产商通常会在其产品参数表中说明所推荐使用的焊盘尺寸。

### 2.2.3 导线布线

布线设计的首要规则是极小化布线的长度。越短的布线意味着越少量的干扰和串扰，并且它的寄生电抗也更低，它的辐射也更少。布线过程中应该不断地调整元件的布局，以使所铺设的导线尽可能短。对于多模块封装的器件（特别是门电路或运算放大器）的使用，通过调换模块的管脚往往会收到很好的优化布线的效果，因此，在最终布线布局完成之前，除非有特别的原因不要强制地指定这类器件的管脚分配。好的 **CAD** 软件都带有可扩展的、智能的元件库，它们会自动地完成这样的调整。同样，有时也需要将一个器件中封装的多余模块接地，当然，从节省的角度应该将器件中所有的模块都利用起来，但有时这样做可能会需要使用较长的导线来连接这些剩余的电路。记住，一个优化的电路设计可能并不是一个使用元件器件最少的设计。

许多 **CAD** 自动布线软件包会在电路板的一个层面上将所有的布线沿一个方向进行铺设，而在另一个层沿另一个方向铺设 (**X-Y** 布线)。特别对于一些低性能的数字电路，这样的设计是可行的，而且布通率也很高，但是从最小化导线长度和最少化过孔数目的方面进行要求，这可不是一个最优化设计，并且如果用于模拟电路板的设计这可能会是一场灾难。应该认识到，在布局阶段根据经验进行一些重点设计而不使用 **CAD** 的自动输出来形成廉价的产品，这样的电路板会具有更好的电气能力。

**45°**角的弯曲要优于使用直角，虽然它们会稍稍增加布线的密度。在布线中最好避免使用直角和锐角，因为它们会造成部分腐蚀剂的残留，从而会因导线的继续腐蚀而造成不可预见的问题。当两条导线以一个锐角相遇并连接时，应该将这个角修改成圆形以避免这样的问题出现。沿电路板边沿布设的导线，它与板边的距离不要小于 **0.5 mm**。

从机械工艺的要求上讲，对于双面板其设计目标应该是将总的覆铜量平均分配到电路板的两个面上，而对于多层板则应是平均到所有的层面上。这样的措施是要预防电路板因张力不均匀的分布而导致电路板的变形，并有助于电镀的完成，而造成张力不均匀分布的原因，既可以是在使用过程中的热膨胀，也可以是电路板在刻蚀过程中应力的消失。

## 2.2.4 接地和配电

也许你会说，这些内容在第 1 章中已经讲过了。在 PCB 上当接地连接层位于 PCB 板的中间层时，这个层是很重要的。对于敏感电路，应该尽量避免公共阻抗的形成，因此，对于多数电路使用接地“总线”是最佳的折中方案。对低频电路、少量的门电路、低电流以及承载大信号的电路，这个方案是可以完全接受的，因为沿地线所形成的电压降要远小于电路中的工作电压。

图 2.3 给出了电阻与导线宽度的关系，这一关系还可以在必要时用于电压降的计算。当电路中出现高频电流时，接地线和电源线的电感将会随频率而增加；这时它所引起的电压降将会取决于电流变化的频率。

### 接地线的电感

与 PCB 导线的宽度相比，导线的长度是造成电感的主要因素。在 1.2.1 节中给出了导线上电感的计算公式，从中可以看出电感直接与长度相关，而与宽度只是对数的关系。在隔离的情况下，PCB 导线遵循相同的法则，但是导线自身的电感经常会令人困惑，特别是当它邻近出现了承载返回电流的导线时，它的大小会随之改变。图 2.6 给出了磁场抵消原理的说明，当两条靠近的导线承载着大小相同且方向相反的电流时，磁场抵消效应就会出现。



图 2.6 信号和返回电流

这个图显示了减少总的电源和接地电感最有效的方式，它是将信号和返回路径非常近地靠在一起而得到的。这样做会增强它们之间的互感，但由于流过的电流是彼此相对的，总的电感量因互感而减弱了。达到这一目标的一个方法是将电源和地线布在电路板同一几何位置的相对两侧。然而，如果需要一个折中方案，最好是使用电路板的可用空间来设计一个最佳的接地系统，并通过去耦来消除电源线上的噪声（参见 6.1.4 节）。

### 栅格接地布局

在双面板和多层板上，有两种可以确保拥有良好电源设计和低电感接地线实现的技术：栅格布局，或是使用全部或部分接地平面。应该说前者是后者的一个近似应用。对于大多数应用，特别是进行常规 IC 电路设计时，如果将电源和接地线都进行了很好的去耦设计，那么一个栅格布局的效果将接近地平面设计的性能。当然一个精心设计的栅格，其性能将会优于一个不良设计的地平面。栅格设计可以减少形成公共阻抗的区域，并且将大范围的接



地面通过多个通路互联在一起。对于那些对地返回电流通路敏感的模拟电路,不建议使用栅格设计。另外,即使是理想的栅格设计,它也会对信号的路径布线形成很多限制,因此,还会需要一些折中的考虑。

#### 地平面(地线层)

相对于常规交叉接地的模式,在为模拟电路或数字电路中使用混合封装的电路进行设计时,到地的连接方式将会非常混乱,这时很适合应用地平面技术。地平面并不需要特别的设计,它只需简单地将所有空白的区域用铜进行填充,然后将它连接到地。由于它的最初目的就是为返回电流提供通路(参见图 2.7),因此,在地平面上很难将返回电流进行完全阻断,在多层板的设计中通常会将其中的一个层整个地用于接地,而另一层完全用于电源连接。由于层间分布电容的存在,这样设计的附加好处是,在电源和地之间为高频的应用提供了一个低的连接阻抗。




图 2.7 地平面的用途

独立的过孔不会对地平面造成影响,但较大的插槽[参见图 2.8(a)]却会造成影响。当地平面被其他的布线或过孔拦阻时,这些常态为低自感应的电流会围绕这个障碍物被分割,这时的自感应会明显增加。即使地电流不会穿过这些高频的数据流:即穿过这些线承载有高速的开关电流或快速边沿变化电流的线路,这样中断也会带来一定的影响。但是如果将两个地平面互联起来,即使是使用非常窄的导线,也会使这种不良影响降低。在高频应用中,或者在电路中包含有数字逻辑边沿跳变的传输中,电流更趋向于沿具有最小磁通量的路径流动,也就是说沿地平面返回的电流,将更趋向于在其对应信号布线的下方集中传输。

一些电路板制造商并不推荐使用大区域的覆铜,因为这样会导致板材的变形或阻焊剂的龟裂,如果真出现这样的问题,就可能需要将这种完全的接地修改为菱形图案的接地,这样做并不会丧失它的性能。当需要在电路板的表层上将一个焊接头连接到地平面,或连接到大块的覆铜区域时,需要将这个焊盘的四周“爆开”,通过一个或者多个短而窄的导线将它与周围的覆铜连通[参见图 2.8(b)]。这样可以防止在焊接这个焊点时,它像散热器一样,需要更多的热量来完成焊接,从而保证焊接点的连接质量。这一方法对于内部地平面并不适用,因为金属化孔径增加了到达地平面的热阻。

#### 内部或外部层面

应该将电源和接地平面放置在四层板的外部还是内部,这是一个常见的问题。在

图 2.9 中说明了这一情况。从电流返回路径控制的角度，这两种方法的效果是非常相似的：不管如何进行选择在平面上的返回电流，都只是一个存在于远离相邻信号电路的层面。




图 2.8 地平面的连接



图 2.9 内部层面与外部层面

将这些平面放置在外部层面上，可以为内部的布线提供一个电场的屏蔽。这似乎是有利的，但事实上，一旦将元件安装到电路板上，这一屏蔽就被破坏了；并且它会随着元件密度的增加，屏蔽效果也随之下降，这是因为有更多的区域（包括这些元件、它们的引脚和它们的焊盘）被曝露在屏蔽层的外面。

如果将这两个提供电源和接地连接的平面放置在内部层面上，那么，将它们更加靠近地放置在一起会形成一个分布上的优点，这样它们之间的分布电感和电容会更低，这将非常有助于高频电路的去耦。当然这时也还是需要使用标准的去耦电容技术来增强这一效果，靠得越近的平面，其高频性能就越好。而将这些平面放置在外部，这个优势将会完全丧失。

因此一个通用的规则是：如果电路板只有少量的元件和大量的高频布线，例如系统底板，那么可以选择将两个平面放置在外部以获取一定的屏蔽。但是如果这个电路板拥有密集的元素装配并且需要良好的 HF 去耦（注意 90% 的电路都是这样设计的），那么这个平面应该被放置在内部。

#### 多个地平面

在多层（比如说 8 层或更多层）板结构中，不推荐设置多个层面为概念上相同的接地平面，尽管这一设计可能会带来许多优点。使用多个地平面可以为每个布线面设计一个紧邻

的接地层，并且使每个布线层穿过电路板的间距最小化。但这样做会导致两种必要的操作，一是严格地限制导线在层间从一个地平面到另一个地平面进行穿越，另一件事就是更切实地尽可能多地将这些平面“缝合”到一起，并通过过孔来缩短它们之间的间隔。

通过在不同的接地段周围提供“护城河”保护，以实现在  $x-y$  方向上对地平面的分隔，其本身会带来更多的问题。从本质上讲，造成问题的原因是一旦指定了不同的接地段，总会有些信号必须要穿越这个护城河从一个段到达另一个段。那么，这个信号就会经受影响本地返回路径的所有干扰。如果这些信号中包含有任何易受干扰的成分（高频或低电平）或者不管它们是否是这样的信号而又必须要保证其中每一个信号的正确性，那么，就绝对不要采取这样的设计。

### 2.2.5 铜膜电镀及其修整

将需要在 PCB 外层表面上的导体进行修整，以便于元件的焊接、连接或防氧化。最为普通的表面层板的修整是热空气焊剂涂匀（HASL），它将会放置一层薄的焊料，然后使用一个加热的空气刀将它刮平，并确保这个表面足够平整，以便于芯片元件的焊接。但是在另外的应用中，这一修整可能会需要镀金、镀银或是镀镍，或者是覆碳墨。镀银可以被用于 RF 电路以减少电路的损耗；镀金和镀镍将用于连接器部件的处理。碳墨是一种廉价而简单地对键盘连接点进行的修整处理，主要应用于对连接点的电阻率要求不高的场合，另外它也可以用于设计成精度要求不高的低规格电阻。

每个电镀过程都是独立进行的，这自然会增加裸板的成本，甚至这个成本会高于电镀材料本身的价格。电镀层的厚度可以由不足一个微米到数十微米，它完全取决于电路板的表面所需要达到的性能，比如，是否需要在其表面上进行反复性的连接操作，或只会有少量的几次连接。注意，对不需要进行电镀的区域要进行掩膜保护，并且在一些指定的电镀区域上还需要覆盖一种“可去除”的掩膜，以保护这些区域在进行波峰焊时不被玷污。例如，那些镀了金的连接器，如果没有进行这种掩膜保护，那么，在整个板子经过焊料池时，它们会被覆盖上一层焊锡，因此，这些保护性掩膜必须保留到整个装配过程的结束，然后再进行一次性的清除。

### 2.2.6 阻焊层

与焊料掩膜一样，阻焊层要薄一些，它是在电路板上所有的铜处理工艺完成之后所铺设的一层坚硬的绝缘物质。阻焊层不能覆盖在用于焊接的焊盘上。阻焊层主要用于防止焊盘与电路布线在焊接或随后的操作中可能出现的短路情况，并且有时它也用作防腐蚀保护层，并为那些印制在电路板面上标注说明文字提供保护。它可以是由丝网印刷上去的，也可以是由烘熟热化的环氧树脂，一种由图像曝光形成的干膜或光固化液体膜。

### 丝网印刷阻焊层

丝网印刷的环氧树脂是最好实现的方法，并且它也很便宜，但相比于现在的许多蚀刻精度，它的准确度比较低。这主要是因为焊盘的边缘与其阻焊图边缘之间，存在有  $0.3 \sim 0.4 \text{ mm}$  的公差。这样就容易使设计人员使用比实际焊盘大的焊盘尺寸来设计它的工艺图和它的成像负片，这样的阻焊图会减少焊盘间的有效空间，并且当有一些细的电路布线在焊盘间穿越时，这些布线将不会被阻焊剂完全覆盖。图 2.10 显示了这一影响。这样的阻焊就失去了保护作用，它不能为紧邻的焊盘与布线提供避免形成短路桥的保护！另外，在大面积经过锡铅电镀处理的铜箔上覆盖丝网印刷的阻焊剂，可能会在电路板进行波峰焊时出现龟裂，从而导致电镀层的溶化和失效。这会破坏板子的外观，在不考虑要使用阻焊层来实现防腐保护时，龟裂在通常情况下不会对板子的性能造成影响。

因定位不准造成的布线裸露



图 2.10 阻焊层的不良定位

### 成像膜

成像膜阻焊层有很高的定位精度，其典型分辨率要高于  $0.1 \text{ mm}$ ，因此它非常适用于高密度的电路板制作。除了比较昂贵之外，它的主要问题是干膜对缺乏预处理的板子黏合力不够。因此，液体膜成为了更流行的做法。

不要将阻焊层总是看做必要的（尽管对于多元件板和需要波峰焊加工的板，它是必需的）。阻焊层的使用对减少因表层污物或焊接短接而可能形成的风险是有帮助的，但它也不是万无一失的。在没有经过认真考虑或使用了一个错误的阻焊设计，它依然会带来风险。一个为合格生产环境而精心设计的电路板是可以不需要使用阻焊层的。

## 2.2.7 电路终端和连接器

系统中的任何一个 PCB 通常都配有连接器。最简单的连接方式，就是将连接导线焊接到焊盘上。如果这个板子是经过电镀处理的，当电镀孔中的焊接和电路板两侧焊盘的黏接所形成的复合强度，足以承受常规导线的牵引力，那么这种端接方式就是可以接受的。对于非 PTH 电路板连接导线最好不要直接焊接到板子上，因为这些连接线的牵引力会破坏焊盘到电路板的黏合强度，焊盘会很快脱离电路板。如果一定要采用这样的方式，那么就需要确保焊盘与板子之间有较大的机械强度。

可以将连接用导线穿过在电路板上的第二孔，以减轻导线所带来的牵引力。使用引线桩或“鱼形垫片”。通过一个压入式的引线桩将机械牵引力直接传递给板基，这种焊盘到电



路的传输可靠性是可信的。将线连接到这个引线桩上会需要更多的人工，但这通常不会是一个缺点。而鱼形垫片则更容易使用但要比引线桩更昂贵，并且由于它们不是固定在板子上的，因此它们仍然会将部分牵引力传递到连接的焊盘上。这两种方式都特别适合于制作独立的测试点。图 2.11 给出了这些可用的连接方式。




图 2.11 线到板的连接

使用直接线路连接器就可以立即解决这些机械连接的问题，并且，也更便宜。如果在电路板上必须使用若干个连接器，并且需要经常地断开这些连接，那么多路的 PCB 连接器就是一个非常好的选择。多路 PCB 连接器可以有这样两种形式，插接模块的阴/阳系统，或者“边缘”连接器。

#### 插接连接器

有许多标准的 PCB 连接器可供选择，正确地进行选择是非常重要的。最通用的连接器是欧洲标准的 DIN-41612 系列的模块板，它由 Molex 开发，是一个拥有许多不同的方形引脚的栈式连接器，其引脚间距可以从 0.05 ~ 0.2 英寸之间可选，并且其绝缘层的剥离 (IDC) 类型带有 PC 安装头和自由插座，与外部的数据链接可以从超小型 D 系列到 MIL-C-24308。在使用时，需要做的就是多个制造商的产品数据单中进行比较，以找出适合于特定需要的连接器。在连接器的选择中，对品质的需求绝对是一分价钱一分货。

如果需要连接器承载的电流很大，那么连接点上接触电阻的大小就会显得很重要，比如传导电源电流。但更为重要的是，这个接触电阻是否可以在一个相对长的时间内保持一个较低的值，并且它还可以经受住腐蚀和反复接插的操作。而这些都将主要取决于在接触表面镀金层的厚度。明智的防范措施是将多路连接器的多个连接共同用于电源和地线电流的传输，以防止因增加的接触电阻和失效的引脚所可能造成的问题。

需要特别注意的是，使用连接器进行插入和拔出时，可用力量的大小是有一定要求的，如果在插入连接器时需要使用过大的力量，这可能会对电路板的机械结构造成严重的损坏。而相反，如果需要拔出连接器的力量太小或插座不能被牢固锁住，那么也将会造成连接器连接的不牢或者会因振动而松开的问题。对于设计单一导线的连接，最好为到板基的连接提供分隔开的路线，以保持对机械牵引力的牵制，而不是仅通过焊接到不同的引脚上进行连

接。另外，要记住在设计图中设计出用于紧固被焊接插脚的位置，以防止在焊接前当板子承受某些张力时会将这些未焊接的连接点顶起，从而造成焊接后不可靠连接的出现。

### 边缘连接器

由于边缘连接器价格低廉，许多设计者更喜欢使用它。这是因为，这一连接器的“手指”图案是 PCB 板边布线的一部分，并通过它与接触器的单片插座相连。在这个板子连接器图的某些位置上，应该设计有一个机械形成的或被冲压出来的槽，以与插座中的空缺位置相匹配，从而保证在连接时可以以正确的方式插入到插座中，并对齐每个连接点。在插座中对应的位置则需要进行相对应的设计。这比使用与插座进行端对齐的方式要安全得多，它更为精确且不易出错。

电路板上的这个“手指”必须通过镀金来防止腐蚀。这个电镀应该覆盖整个手指的顶部，否则来自边沿的长时间腐蚀将会成为一个问题。要注意这一 PCB 设计在尺寸上对公差的要求，比如为确保有正确的接触压力，电路板应具有一定的厚度，以及加工时要保证的接触精度。一个实用的技巧是，将边缘连接器上设计的多余接触点，连接到板内无用空间上的一些虚设焊盘上。当进行原型测试中发现需要更多的板间连接时，这些多余的连接点将会十分宝贵。

对于 PCB 连接器，最后一个需要强调的要点是：确保所选择的连接器类型与电路板的工艺是一致的。有许多高密度的多行引脚连接器，其引脚的间距要小于 0.1 英寸。这时，需要在外部引脚行与内部行之间使用很细的电路布线来进行连接。这样，它们可能带来的问题是，在进行安装时，生产部门会希望有比指定尺寸更大的孔径来进行安装，而这样做的结果，会要求这些电路的布线更细。除非真正需要设计短小的电路板，否则尽量不要使用高密度的连接器。

## 2.3 板子装配：表面安装和过孔

将元件安装到板子上有两种方式：

- 表面安装 (SM)：表面安装器件 (SMD) 只有连接点区域而没有引线，它们只能由焊料来将其连接点固定并连接到板子的焊盘上。
- 过孔安装：元件的引线通过板子内的过孔进行安装。这样的元件会比较大，使用它的结果是单位面积内的元件密度会比较低。

图 2.12 对两者进行了比较。由于表面安装的优越性，目前采用表面安装技术 (SMT) 进行的装配占到了大约 90% 的比例，而剩余的部分则仍然是过孔装配，过孔装配并没有完全消失。






图 2.12 表面安装和过孔之间的不同

SM 结构相对于过孔结构的优缺点，可概括如下：

#### 优点

- 大小：可以获得非常高的组装密度。如果需要，元件可以被安装在板子的两侧。这通常是过孔装配所不可能实现的。
- 自动操作：对 SM 元件的放置和处理，完全可以由机器自动完成，因此，很适合于大规模生产的产品。这样单个产品的组装费用可以降低得很低。
- 电气性能：电路尺寸的缩小，带来了更高的线路速度和/或较低的干扰系数。在较小的封装中可以形成更高性能的电路，其根本是为满足市场的需求。

#### 缺点

- 投资：要完全实现产品生产的自动化，需要在机械设备方面投入大量资金。这笔资金通常是以几十万英镑为单位来计算的。
- 经验：一家公司不可能一夜之间就加入到 SM 产品的生产队伍中。因为在设计和生产过程中的每个阶段，都会有大量的特殊技术和方法需要学习。
- 元件：元件的大多数类型都可用 SMD 来实现，但仍有部分是需要用过孔安装来设计的特殊类型。例如，大功率的大型器件就不能用于表面安装。
- 机械结构：传统上，任何等效的电子元件，其管脚分布也基本是等效的。而对于 SM 器件，机械结构上的等效与电子功能的等效是同样有害的，因为表面安装对元件的放置和焊接工艺要求得更加严格。这个问题可能会导致电路不可靠性以及元件选择难度的增加。同时，元件自身的可焊接性和储存周期也会成为主要的问题。
- 测试、修理和返工：在测试和返工有问题的 SM 板时，可能会使用镊子、热气枪和放大镜等工具。而测试和返工过孔装配的电路板则要容易得多。这需要在生产周期的后期准备出额外的开销和培训费用。

对于一个想要自己生产 SM 产品的公司来说，其项目建设的投资要远远超出用于产品生产的设备本身。因为投资还要包括：CAD 设计工具，存储和购买系统（用于减少元件的库存），测试设备和维修站，还要加上长时间的再培训，这一切需要相当大的投资。如果公司产品的赢利不能与这个投资相匹配，那么，许多公司宁愿使用转包合同，租用装配车间来完成生产，尽管这样他们的利润率可能会有所损失。使用转包服务的最大好处是，产品设计公司在进行投资之前，有时间来体验 SM 技术，并以此产品来占有一定的市场，同时获得许多相关

产品的生产经验。而在另一方，生产这一产品的工人并不会从这一过程中得到更多的经验。

与传统产品的制造相比，在 SM 产品研制过程中，设计、装配和测试阶段彼此连系得更为紧密。其产品的成功研制，是与装配，测试以及 PCB 布局和所采用的设计规则紧密相关的。

### 2.3.1 表面安装设计的规则

在表面安装的设计中，所使用焊盘的面积和间距是与元件本身及其连接点都紧密相关的，并且它还取决于板子所采用的焊接方法。对元件的装配有两种方法，一是将元件放置在黏合剂的圆点上，先固定好，然后进行波峰焊接，另一个方法是把元件放在一个被印制在焊盘上的带有焊料黏合剂的薄膜上，这时，焊料黏合剂将元件轻轻保持在安装位置上直到它被熔化，加热方式既可以使用红外烤箱也可以用热蒸汽。图 2.13 给出每类产品的各个加工阶段。

#### 焊接过程

如果板子采用的是波峰焊接，那么 IC 插件布局应该沿着板子走向的方向排列，应与波峰相垂直，最小间距应该被保证。这样做可以优化焊接和连接质量。由于考虑到生产过程中的公差，焊盘面积应当设计得大一些，一旦黏合剂定位了，器件的绝对位置就不能再改变了。波峰焊接的优点是，如果表面安装的器件和常规元器件是分别安装在不同的面上，波峰焊接就能同时完成对两种元件的焊接。这时，SM 元件安装的最大高度将由板子通过焊锡波峰时焊锡与板子的间距大小来决定。

蒸汽焊接或红外焊接都可用于装配有高密度布局和较小焊盘的电路，在这里焊接进行的方向并不重要。当焊料黏合剂熔解时，表面张力会将牵引位置偏离的元件返回其焊盘的位置，因此在这里位置上的偏差并不是问题。反而对于放在一起的元件因不同的高度所引起的遮挡却可能是一个问题，因为具有不同热反射系数的大、小器件所引起的遮挡可能会改变热反射的性能。对板子的布局必须要考虑所使用的焊接方法，以及合理的公差设置及元件本身所可能带来的问题。如果将用于波峰焊接的焊盘尺寸用在熔解焊料的设计中，那么焊接连接质量将会受到很大的损害。多数电路设计者会根据不同的焊接系统使用不同的焊盘尺寸。

#### 印制电路板的质量

与安装过孔元件的电路板相比，在这里要更加强调对印制电路板的最后处理。其关键点是要求表面平坦，由于元件尺寸缩小了，而且好的焊点质量主要依赖于连接点与焊盘之间的接触程度。而阻焊剂对焊接过程的影响也很重要。照片成像胶片抗蚀剂更易于进行薄膜印制(参见 2.2.6 节)，因为它们的厚度很好控制；同时其焊接掩膜口的公差也可以达到很高的精度。抗蚀剂一定不能流到焊盘上。对焊盘上镀锡，连接点进行的热空气平整处理通常可以防止常见的镀锡，连接点因熔解而形成的表面凸起。




图 2.13 表面器件装配过程的各个阶段

## 热应力

不同的热膨胀系数会对某些 **SM** 元件带来潜在的不可靠性。芯片电阻器和电容器, 无引线芯片载体 (**LCC**) 大多是用陶瓷基材制成的, 它的热膨胀系数与环氧树脂玻璃纤维的热膨胀系数不能很好地匹配。起初这样的元件是为那些使用陶瓷基底的混合电路, 以及可能有良好热匹配电路而开发的。由于这些元件的连接点是直接沉淀在陶瓷上的, 因此在连接点 (在焊接点处) 之间和上面的情况一样存在膨胀系数不一致的问题。其结果会是, 在加热工序中所形成的张力就可能会导致元件本身或被焊接的布线产生断裂。

因此, 在环氧树脂玻璃纤维板上不应该直接地大量使用陶瓷或 **LCC** 元件。但是, 带有引线的 **SM** 元件就不会有这样的问題, 例如那些外形比较小或扁平的集成电路, 这是因为这些元件在焊接点和器件封装之间连接有一个缓冲引线。具有 **J** 引线结构的带引线的塑料芯片载体 (**PLCC**) 也因同样的原因可以被使用, 此外, 小的陶瓷芯片元件也可以使用, 因为它们的尺寸很小。

## 清洁与测试

与过孔装配电路板相比, 要清洁 **SM** 板将更为棘手, 因为在器件的下方基本没有间隔空隙。而焊剂的污染物却可能会进入到间隙中, 使用常规的清洁方式很难清洗干净。因此需要花相当多的时间来处理曾经不必清理的焊锡焊剂。

可测试性是另外一个需要注重考虑的因素。将测试探针直接放置在元件连接点上进行测试, 将是一个很糟糕的坏习惯。这样做除了会损伤元件, 而施加在探针上的压力也可能会导致错误短接而造成故障。所有的测试节点都应该被设计在单独的、没有元件连接的测试焊盘上, 最好是在板子上元件的另一边。这些焊盘应该在板子上有一个额外的空余空间, 它们的直径一般不能超过 **1 mm**。而测试双面的且密集装配的 **SM** 电路将会是一场噩梦 (详见 9.3.3 节中的 **JTAG** 边缘扫描测试部分)。

## 2.3.2 插件位置

放置元件和 **IC** 时要综合考虑电气和机械性能的要求。通常, 首先要保证元件间的布线必须要短且直, 只有找出最优化的位置, 并精心进行布线才能达到这个目标。这时, 还要考虑散热的需要, 例如, 精密元件通常不能紧挨着耗能大的元件, 否则, 就要仔细考虑因散热所可能带来的问题。

除了个别的需求, 可生产性是一个常常要考虑的问题。作为产品电路的设计者应该与产品生产和产品服务部门之间保持经常性的联系, 以确保所设计的产品易于生产和修理, 并且造价更便宜。而元件和器件布局规则应该考虑产品生产部门的实际能力。一些要考虑可生产性需求的示例如下:

- 当元件和器件都使用相同的方式并放置于有详细定义的格子上时，挑选 - 放置以及自动 - 插入机器就能良好运转。
- 小型的管状元件（电阻器、电容器和二极管）应该符合单一引线斜角以减少要求的加工面，只要是一个恒定的量（通常是 0.4 英寸和 0.5 英寸）就没有影响。
- 如果所有的 IC 都沿同一方向放置，则检查起来就会容易得多，即每个 IC 的管脚 1 都是朝向板子的同一方向，同样地，所有的有极性的元件也最好都朝向相同的方向。
- 元件间的间距应该设计成可以让测试探针和自动插入引导器能接近到每个元件的周围。
- 元件距离板子边缘的间距决定于加工处理和波峰焊接机械所需要的空间，这可能需要在在一个或两个板子的边缘处留出一个清洁区域（有时称为“堆栈边缘”）。
- 如果这个板子是波峰焊接的，相邻管脚排的方向最好是与焊接运动的方向相对，并与波峰平行，这样可以减少管脚或焊盘之间被焊连的风险。

### 2.3.3 元件标识

大多数的 PCB 设计都会有图例，通常是黄色或白色的，元件侧的丝网印刷描述了元件的位置。如果器件单元的装配是依赖人工插入的话，这一方式就非常有用，但设计它的主要目的是为了帮助测试和服务人员在需要时查找板子与电路图的关系。对于低到中密度的板子，通常能发现每个元件旁边的空白处都会有其编号指示，但随着板子装配密度的增加，标注难度也随之增加。在元件下面只印上它的 ID 则对于服务工程师不会有什么帮助，而如果元件的放置是机器完成的，那么这些标注对于产品生产部门也没有什么用。特别是，如果板子几乎都是由小型或 DIL 集成电路组成的，则可以使用位于元件一侧的布线工艺图上的坐标参考来进行识别。因此，应该考虑在高密度板子上是否值得为添加印制图例而支付额外的费用。

如果需要制作图例，那么在成为图例制作大师时要牢记一些要点。如果允许，应该将图例放置于相对平坦的表面，而不要将它们设置于布线或焊盘边缘上；不平坦的表面会使印制质量下降。绝对不要在钻孔（及允许的公差内）上覆盖印制墨水，或在它的附近使用。即使这个孔不是一个用于焊接的孔，这些孔会使未印上的墨水堆积在丝印上，反复几次后会留下一个污渍，从而影响图例的可读性。如果电路板的某个区域中有许多过孔，应该将其他的过孔也加入到这些位置上，形成一个“棚户”区，以保留一定的区域用于绘制图例。

#### 极性指示

在图例中指示元器件的极性可以有几种方式。实际上，使用这些方法的惟一目的就是方便辨认在不同位置上的元件，这样可以方便检查员、测试工程师和装配操作人员的工作。一旦某一种方式被确定了，就应该坚持使用这一标准；在不同的板子上或在同一板子上使用不同的极性标注方式肯定会使操作人员错误操作并导致板子的报废。



## 2.4 表面保护

在 PCB 电路板的表面，裸露的相邻布线导体间的绝缘电阻取决于布线的结构、基料的表面电阻、板子的工艺及环境条件，特别是温度、湿度和污浊度。对于一个表面没有污染的板子而言，两个并行导体间的预期绝缘电阻可由下式推导：

$$R_i = 160 \cdot R_m \cdot (w/l)$$

这里： $R_m$  是材料在给定温度下的表面电阻值（参见表 2.1）

$w$  是布线间距

$l$  是并行导体的长度

### 表面电阻的偏差

通常这个偏差值可以达到数吉欧姆，对于大多数电路，这个偏差可以被安全地忽略掉。偏差的实际值可能是测量不出来的。由于电镀和焊接过程以及灰尘和其他表面的污染、水分的吸收和温度的变化等，都将导致绝缘电阻的减小。在正常的操作条件下，常能观测到的偏差会在 10~100 倍之间变化，而在严酷的环境下绝缘电阻值会减小很多。

在设计高阻抗或精密电路时，不能不考虑表面阻抗的变化。在认识到这个问题之前，表面阻抗变化的影响可能会表现得很神秘，而且很难被查明：这包括电路参数会随时间、板子的加工、气候（相对湿度）、位置、装置方向的不同，以及其他通常情况下不被认为是相关因素的变化而改变。比较常见的表现是在高输入阻抗放大器上直流偏置的改变，以及长时间常量积分器不可靠的计时等。

### 电路设计与表面阻抗

对应表面阻抗影响的对策有很多。最有效的策略是保持所有电路的工作阻抗尽可能低，以便将在兆欧姆范围内的不稳定并联电阻的影响减到最小。而有些情况是无法选择的，比如低功率电路和传感器的输入部分。在另一些情形下，将电路的工作原理适当地改变可能会是有益的：长时间的常量模拟积分器或取样与保持电路都可以使用数字当量来替换，而这样设计的精确度和可重复性都会有所改进。

如果必须要设计一个特殊的需求高阻抗输入的电路节点，可以把它放到一个远端的 **PTFE** 聚四氟乙烯绝缘体中，并通过引线来保持与电路板的距离。**PTFE** 可以在污染的环境中仍然保持非常优良的表面阻抗。或者减小这段高阻抗印制电路布线的长度，并增加它们与其他布线之间的距离，从而获得明显的改善，但这样做是要以牺牲装配密度为代价的。简单修改所造成的影响对布线也可能会有所帮助：如果将电源线设计在一个基准电位接近于 0 V 的高阻抗节点附近，这时在高阻电路中就会形成一个不希望的潜在的电位分压器，它会将偏置电压提升到无法预见的数值。这样的电源线应该布放到其他位置。



### 2.4.1 保护

防护的下一个层次就是保护。保护技术允许高阻抗节点所引起的某种程度损耗，通过布设一个与同电位低阻抗节点的传导布线，可以使高阻抗节点周围的干扰电流最小。就像类似的自举电路技术一样，如果两个节点间的电压差被限制得很低，则它们之间的表面电阻就会被放大。保护基本运算放大器输入配置的电气连接和印制电路布局如图 2.14 所示。保护可以有效地吸收其他布线带来的损耗，减少了可影响高阻抗节点的区域。




图 2.14 对不同的运算放大器配置的输入保护

在双面板的设计中两个面都应该设置有保护。尽管保护实际上只是消除了表面的损耗，但它对大多数由板子所带来的损耗却没有什么效果；好在由表面污染所造成的损耗其数量级要更大。保护布线自身的电阻远没有表面电阻重要，但较宽的保护布线将改善其自身的阻抗性能。

保护是一个非常有用的技术，但显然它需要在电路设计时进行特别的考虑。通常在早期设计阶段，当匹配对表面电阻变化很敏感的阻抗时，就应该考虑使用保护。然后，就可以不再关注这个问题了。

## 2.4.2 保形涂覆

如果上述的方法都不能解决问题,或它们都不适用,或者板子的工作环境很恶劣(相对湿度接近 100%,存在导电的或有机的污染,有腐蚀性气体),那么就必须进行保形涂覆。但也不能轻易地做出决定;要先试试其他的方法。涂覆会增加许多工作量、辛苦以及生产成本的提高,下面的讨论将概括其原因。

### 涂覆与密封

注意保形涂覆不同于密封或封装,至少从产品生产的观点来看,它是不需要的。密封是用固体混合物填充整个单元,其最终的结果看起来更像一块砖,常用于防止第三方研究电路设计的工作原理,或满足安全性的需求,或为了环境和机械方面的保护。很差的单元灌封其结果可能也像一块砖:因树脂硫化而具有不同的热膨胀会使不太稳固的印制电路布线产生裂缝,这个故障所造成的结果是不可修复的。保形涂覆是在板子上涂覆很薄的透明树脂图层,板子的轮廓和元件依然清晰可见。它只提供环境保护。偶尔它也能满足安全性标准的要求,但很少因此而这样做。

保形涂覆保护主要环境中的公害,即湿度。普通的涂覆类型,丙烯酸树脂、聚氨酯、环氧树脂和聚硅酮都具有防潮性。多数能防护普通的化学污染物:焊剂、脱模剂、溶剂、金属微粒、接头润滑油、食物和化妆品、盐雾、灰尘、燃料及酸。丙烯酸树脂对化学腐蚀的防护不如其他材料。当板子的表面绝缘特性决定了布线的间距时,在这些布线间距上不允许使用保形涂覆,当然只有正确恰当地设计,才会减少由于环境因素造成的这些特性的降低。

### 涂覆前的步骤

首先要记住保形涂覆,要封内也要封外。板子的清洁和保持较低的湿气是极为重要的。如果有剩余污染物留在薄膜下面,腐蚀和降解将会持续进行,并最终使涂层失去作用。在涂覆之前至少要立即执行下面的三个步骤:

- 在溶剂槽中进行蒸汽脱脂(注意要更加关切环境的污染和臭氧的损耗,传统的清洗液,尤其是 CFC,正逐渐被禁止使用)。
- 在去离子水或含四乙铅的汽车燃料/异丙醇的酒精中漂洗,以溶解掉无机盐。
- 在烘箱中烘烤两个小时,温度设置在 65°C ~ 70°C(如果元件允许在更高的温度下)以除去残留的溶剂和水分。

清洁并烘干后,组装时必须带橡胶手套或棉手套。如果在涂覆前被清洁的板子要置放很长时间,它们就会又吸收空气中的水分,因此应该用密封袋把它们包起来。

### 实现

涂覆可应用浸渍或喷雾的方法来实现。操作过程必须仔细控制以形成均匀完整的涂

层。操作时的黏度和速率是两个关键因素。至少要涂两层，最好是三层，每一层之间都要进行风干或烘箱干燥，每层上都不能有针孔。涂层材料中的胶黏剂的寿命（在放入处理设备之前的有效时间）是一个关键参数，因为它决定了应用过程的经济性。基于系统的单一成分的溶剂在这方面要胜过由两部分组成的树脂，也是因为它们不需要测量和混合，从而造成不同操作者间的误差。另一方面，基于系统的溶剂要求较高的防护措施，以预防伤害操作者的健康，并防止溶剂的燃烧。

几乎所有的板子都要在涂层中为连接器或元器件和控制装置保留空间。除了考虑这些无防护区可能遇到的环境损害问题外，这些开放的区域需要在板子涂覆前进行遮蔽，并在涂覆后去掉遮蔽层。使用手工遮蔽带或自动化的基于乳胶的触变遮蔽材料，是实现遮蔽的两种方式。

#### 测试和返工

最后，一旦板子涂覆好了，剩下的就是比较困难的测试、返工和修理工序。由于涂覆后就不能再使用测试探针了，所有的产品测试都必须在涂覆之前进行。丙烯酸树脂和聚氨酯可以进行焊穿或溶解以进行有限的返工，但其他类型的树脂则不行。在修改之后，必须对涂覆的损坏区域进行清洁，干燥和再次涂覆以达到适当密封。通常，在选择特殊的涂覆材料类型时，易于返工并易于涂覆操作是重点要考虑的因素。

现在应该可以理解为什么保形涂覆在生产部门不受欢迎的原因了。劳动的密集程度很容易增加指定装配工序的生产成本。这些问题只有在仔细权衡后才能最终决定。

## 2.5 源板和工艺图

在完成 PCB 主题的讨论之前，需要对板子加工设计进行简短的说明。其中主要涉及两个阶段：工艺图及相关文档的绘制和制板。这两个步骤通常是分开完成的，因为有不同的公司专门研究每个步骤，因此从一个地方拿到绘制好的图，要送到另一个地方去制板。有些大的 PCB 公司能一次完成这两个步骤或某个有关的操作。

### 2.5.1 工艺图

工艺图包括板子的布线和阻焊剂的模板图、钻孔的方位图、元件图例和尺寸图。模板是由照像方式产生的，通常可以直接由 CAD 输出。工艺图也可以利用 CAD 系统来绘制，或者将这个工作交给专门研究印制电路工艺图的单位，它们有自己的 CAD 系统。这两种方式各有益处。

#### 通过其他单位

需要选择一个外部的单位。之所以这样做的理由是：

- 假如自己的公司根本没有绘制工艺图的软件
- 假如有相关的程序，但它们不足以或不适合完成所要进行的设计
- 假如有需要的所有软件，但它们在要求的时限内不能使用

仅通过其他单位来完成设计工艺图的输出，其现实益处并不多。从本质上讲，这些单位中的职员都是具有较高技能的并且技术熟练的布局设计人员，通常他们会拥有最新的最可靠的 CAD 系统，他们能够在更短的时间内，设计出品质优良的电路板。甚至，他们可以在你不熟悉的 PCB 设计的关键问题上，提供相关的指导。对于全新的表面安装设计技术，或有较高性能要求的电路，如高速电路中的关键布线，这些帮助都是非常重要的。可以为客户提供优质服务的单位在交货时间上会非常灵活。甚至其收费还要低于本单位内部的费用，这是因为这些单位可以更有效地利用它的资源。最后，通过与板子制造商密切合作的单位将能绘制出与制板工艺要求很好吻合的工艺图，从而将你从额外的且可能很不熟悉的制图设计的负担中解脱出来。

#### 通过其他单位的不利之处

可能三个不利之处。一个是保密性；如果将设计拿到外面去做，无论这个单位怎样做出保证，产品的保密性都会受到损害。另外，当将来修改设计时，所有的工作都会需要在该单位完成，除非自己偶然也有一个相同的 CAD 系统（但记住即使是同一系统的不同软件版本，也可能存在不兼容问题），这样做的风险是这个单位对以后的设计修改可能不会像第一份工作那样有出色的表现。对此，必须根据该单位过去的表现来进行衡量。

最后，你可能会丧失对最终布局的控制权。当然，这也许并不是很大的威胁。可以通过在布局设计工作过程中进行适应的检查来解决；但这需要就近选择一个设计单位，因为要避免因中期检查而频繁地旅行。或者也可以在整个过程中规定若干阶段，并要求使用 E-mail 来完成对设计工作进展情况的检查。这样，即使没有相同的 CAD 系统，也可以通过免费获得的 GCPview 软件，以标准的 Gerber 格式来查看设计的工艺图。

但更重要的问题是，将设计拿到外面去做，会强迫自己接受非常有益的训练，即要必须非常仔细并且非常详细地说明设计的要求。因此，这会要求在设计的初期就要进行十分严谨的构思规划，这对日后的工程是十分有益的。

### 2.5.2 制板

对加工 PCB 厂商的选择也是不能大意的。应该从他所能提供质量、制作周期和价格等多个因素来综合考虑。由于完成这件工作会需要花去大量的时间，因此当同某个厂商一旦建立了合作关系后，将这合作关系最好保持下去，除非他的产品让你特别失望。任何一个制造厂商都会非常乐意地介绍其产品的特性，并准确说明其所可以达到的加工工艺的极限。选择经过质量评估的或有严格公司管理制度的加工商，可以得到更多的产品质量保证。当

有多家厂商参与竞争时，选用有质量认证的厂家并不会花费更多的投资。

实验用的开发板与批量生产产品电路板之间存在着很大的不同。在电路板开发实验阶段，可能会需要一些少量的制板，通常这个数量不会超过 6 块，并且会希望它们可以被快速提供。几个星期后你可能会发现存在的若干个设计上的错误，因此，会需要制作另外的 6 块电路板，而且还可能会要得更急，因为时间已经不多了。对于普通的两面 PTH 板最快的制作周期也需要 4~5 天，而这样的“加急服务”价格也会是交货周期为几周批量板制作费用的 2~5 倍。

有时，可能会遇到可以提供多样产品服务的厂商，他们既可以做成品板也可以做实验板。通常，大多数的厂家要么精于实验板的制作，但不能为批量生产提供一个好的价格，要么相反。如果你更倾向于选择可以承诺更快地完成实验订单服务的厂家，那么，就会需要设法向采购部门解释为什么这个厂家不能给后面批量生产的产品一个最低的价格。让人感到为难的是，在某些情况下这一选择需要在某些约束下来完成，如保证一定的质量水平。同时，这里可能还会存在一些对你来说可能并不重要，但采购部门必须做出折中的选择，而这些选择又会影响到整个设计过程。

制板厂商除了制板工艺，还需要得到一个更多规格要求的列表。常见列表应该包括以下内容：

- 所有覆铜板层的工艺图
- 焊料层的工艺图
- 在哪里使用凹层、脱落层和碳层等
- 钻孔数据
- 适用单个 PCB 或 PCB 面板的绘图
- 所用材料规格的详细说明（通常可以参考制板商自己的标准材料）
- 必需的金属抛光
- 焊料和凹痕（类型和颜色）
- 板层的详细资料
- 测试要求

通常内部都有一个可用于所有板子的样板规范说明，它以标准方式说明了所有这些要点，因此只有在特殊板子的深层设计中才会考虑其中的不同之处。



## 第 3 章 无源元件

### 3.1 电阻器

电阻器（简称电阻）的应用是相当广泛的。因此，有必要全面地了解它的工作性能。根据多年使用电阻的经验，以及器件生产厂家的研究结果，要保证电阻的可靠工作，就需要为它们提供合理的、额定的功率、电压和环境温度。但即使这样做了，在一些特殊的应用中，仍需要一些更为周全的考虑。

让我们从可以获得的各种电阻器的性能规格来开始讨论。在表 3.1 中给出了一般的电路设计中所需要使用到的常用电阻器的规格。注意，一些更为特殊的电阻器类型并没有被包含在其中。

#### 3.1.1 电阻器的类型

##### 表面安装片状电阻

厚膜表面安装片状电阻是最常见的通用电阻类型。它的使用量巨大，而且又十分便宜，是电阻市场中的主力军。这类电阻的结构十分简单（参见图 3.1），并且不同制造商的产品其结构几乎都是相同的。在带有镀镍连接端的氧化铝（铝氧化物陶瓷）基片上，通过在它顶部的表面上印制或沉积，从而形成一个电阻的碳膜。其连接端涂覆有焊料以确保元件在焊接入位且易于操作，在元件的顶部还涂覆有一层环氧树脂或玻璃薄层以保护电阻元素。

不同的器件制造商对其产品的坚固性和工作性能会有不同的要求，但最基本的特性是类似的。电阻在工作时的功率耗散主要是由其焊接的 PCB 焊盘的热特性所控制，如果电阻要工作在接近其额定功率的条件下，则必须保证焊盘的设计符合制造商的建议。

通常，标准化的片状电阻其尺寸如图 3.1 中表格所示。为了获得更高性能，可以选择使用金属的膜片状电阻，但这类电阻要比普通的厚膜电阻更加昂贵。

用于片状电阻生产的电阻碳膜技术，也可以用来生产标准的小尺寸的轴向引线电阻（金属釉），并且可将它直接用于基片上以制造印制电阻。这一技术被经常用于混合电路中，并且具有很好的成本效益，尤其是在需要大量使用相似阻值的电阻时。可以将电阻直接印制在玻璃纤维的印制电路板上，尽管这一方式所形成的电阻质量很差并且不能保证稳定、所预期的（与常规类型相比）阻值，但在某些情况下它也是可以满足需要的。



表 3.1 电阻器类型纵览

类型	阻值范围	功率范围	容差	温度系数范围	制造商	应用	价格
碳膜	2.2 $\Omega$ ~ 10 M $\Omega$	0.25 ~ 2 W	5%	$\sim 150 > -1000$ ppm/ $^{\circ}$ C	Needham, Rohm, Röhler	通用/商用	小于 1 便士
碳合成物	2.2 $\Omega$ ~ 10 M $\Omega$	0.25 ~ 1.0 W	10%	+400 > -900 ppm/ $^{\circ}$ C	Needham, VTM, Welwyn	脉冲, 低电感	
金属膜(标准)	1 $\Omega$ ~ 10 M $\Omega$	0.125 ~ 2.5 W	1%, 2%, 5%	+ / -50 > 200 ppm/ $^{\circ}$ C	BC, Needham, Vishay, Pihler, Rohm, Welwyn	通用/工业及军用	1 ~ 3 便士
金属膜(高阻)	1 M $\Omega$ ~ 100 M $\Omega$	0.5 ~ 1 W	5%	+ / -200 > 300 ppm/ $^{\circ}$ C	BC, Needham	高压及专用	5 ~ 20 便士
金属釉	1 $\Omega$ ~ 100 M $\Omega$	0.25 W	2%, 5%	+ / -100 > 300 ppm/ $^{\circ}$ C	Needham	小尺寸	5 便士
线绕	0.1 $\Omega$ ~ 33 K $\Omega$ (0.01 ~ 100 W, 铝)	2 ~ 20 W	5%, 10%	+ / -75 > 400 ppm/ $^{\circ}$ C	BC, Welwyn, GGS, VTM, Esg	大功率	15 ~ 15 便士 50 便士 ~ 1 英镑
金属膜(精密)	5 $\Omega$ ~ 1 M $\Omega$	0.125 ~ 0.4 W	0.05 ~ 1%	+ / - > 50 ppm/ $^{\circ}$ C	BC, Welwyn, Börschlag	精密	10 ~ 50 便士
线绕(精密)	1 $\Omega$ ~ 1 M $\Omega$	0.1 ~ 0.5 W	0.01 ~ 0.1%	+ / -310 ppm/ $^{\circ}$ C	Rhopoint, Vishay	超精密	2 ~ 20 英镑
体金属(精密)	1 $\Omega$ ~ 200 K $\Omega$	0.33 ~ 1 W	0.005 ~ 1%	+ / - > 5 ppm/ $^{\circ}$ C	Vishay, Welwyn	超精密	
电阻网络及阵列	10 $\Omega$ ~ 1 M $\Omega$	0.125 ~ 0.3 W (每个元件)	2%	+ / -100 > 300 ppm/ $^{\circ}$ C	Bourns, Dale, GTS, Beckman	多电阻	10 ~ 35 便士
SM 片状膜电阻	0 $\Omega$ ~ 10 M $\Omega$	0.1 ~ 0.5 W	1%, 2%, 5%	+ / -100 > 200 ppm/ $^{\circ}$ C	BC, Welwyn, Rohm, Murata, Needham, Vishay	表面安装, 混合	0.2 ~ 2 便士

注: 1) 该表不考虑特殊类型; 2) 引用的制造商是本书写作时英国的厂商; 3) 引用的范围仅供参考; 4) 价格对中等批量是典型的。

① 参见第 40 页的“编者注”——编者注。

规格	尺寸(mm, L × W × H)
0201	0.6 × 0.3 × 0.25
0402	1.0 × 0.5 × 0.25
0603	1.6 × 0.8 × 0.45
0805	2.0 × 1.25 × 0.5
1206	3.2 × 1.6 × 0.6
1210	3.2 × 2.6 × 0.6
2010	5.1 × 2.5 × 0.6
2512	6.5 × 3.2 × 0.6



图 3.1 片状电阻器结构和大小

### 金属膜电阻

金属膜电阻是另一个最通用的电阻类型，它具有各种不同的外观。对于工业和军事的应用，金属膜电阻是标准化的元件。最通用的引线金属膜电阻仅比碳膜电阻稍贵一点，但却拥有更加卓越的性能，尤其是在温度系数、噪声处理和功率承受能力方面。相对于金属膜电阻，许多设备制造商认为碳膜电阻已不再有什么值得使用的价值。

各种标准的金属膜电阻可以满足对高或低电阻的多种需要。对于不同的电阻范围，金属膜中的“金属”可以由不同成分的镍铬合金组成。在生产时，这种合金膜是被涂覆在氧化铝的基片上的。对于引线部分，端帽和引线被强压在管状的配件上，并通过在上面切割出一个可控尺寸的螺纹，以将阻值微调至其额定的数值上，这种工艺也可以用于将具有同一薄膜成分的电阻，生产成为在一个较大阻值变化范围内的各种不同规格数值的标称电阻。最后，再在整个元件外涂覆环氧树脂并制做标记。使用螺纹微调技术的缺点是，它会固地增加电阻自身的杂散电感，从而限制了这类电阻的脉冲处理能力（参见 3.1.5 节和 3.1.6 节）。

片状金属膜电阻可以使用同样的氧化铝薄膜技术，在需要时，阻值的微调是通过切割薄膜部分的一个小的可控段来进行的，切割可以稍微增加电阻的阻值。

### 碳膜电阻

在商业应用中，最常见的引线电阻就是碳膜电阻。它十分便宜（小于一便士）。但在容差和温度系数方面，它的性能很差，因此它通常只适合于一般的用途。另一类使用纯碳制做电阻元件的材料是碳合成物，这一技术生产的电阻是最早被应用的电阻，但在目前某些涉及可保证脉冲承受能力的研究应用中，这类电阻的应用价值得到了证实。

### 线绕电阻

在中功率和大功率（大于 2 W）电路应用中，几乎都要用到线绕电阻，它十分便宜，并且极易制作。它的缺点是体积庞大，但这样会使它在给定的功耗下有较强的散热面积和较低的表面温度；由于结构的原因，它显然是感性的，这限制了它在高频或脉冲电路中的应用。

目前可供选用的线绕电阻通常会带有玻璃釉或黏合剂的涂覆，或者被安装到一个带有散热器的铝壳中。带有铝外壳的线绕电阻，可以为每个单元提供超过 100 W 的功耗。

### 精密电阻


当电路开始对电阻的精度和漂移指标有较高要求时，产品的制造成本将会有显著增加，特别是对其漂移指标有超过常规金属膜电阻所能达到的性能要求时。但是，要得到“精密”性能超过标准电阻一个数量级的金属膜电阻也仍是有可能的，但其价格也要跟着上升一个或多个数量级。当漂移要求要小于 10 ppm/°C 时，将会使电路的性能受到更多重要因素的影响，比如热电动势、机械性能和热压以及端接电阻。这些问题都可以得到解决，电阻和基片材料可以优化，但这类电阻的价格现在要以英镑来计数，并且器件的交货时间也将延伸到数月。

### 电阻网络

厚膜电阻网络的加工制造类似于片状电阻。它是将一种电阻墨丝网印制到一个陶瓷基片上，以一次加工同时形成多个电阻，然后再将它们封装成一个包含多电阻的单个器件。这样所形成的电阻器件与单个的厚膜片状电阻具有同样的性能，但这样的结构会降低电阻自身的抗击穿电压和功率耗散能力。当然，也可以用同样的结构制造金属膜的电阻网络，金属膜的电阻网络将具有更高的精度、更好的稳定性，以及更优良的温度跟踪特性（参见 3.1.9 节）。

### 3.1.2 容差

在电阻应用中，最基本的问题也许就是电阻值的精度和容差。所有标准电阻的制造商都是按照相同的误差范围进行生产的；例如，一个 68 kΩ 电阻，其值将不会是绝对的 68 000 Ω。如果允许 5% 的误差，它的具体值应在 64.6 kΩ 和 71.4 kΩ 之间（如果制造商的生产质量不能保证，则会有偶尔的超出）。这样会导致什么样的后果呢？



例如，将这样的电阻用于一个普通的分压器电路， $V_O$  的空载值不是 5 V。在实际电路中会出现两个最坏的情况：当  $R_1$  取其容差的上限，而  $R_2$  取下限，反之亦然。在这两种情况下：

$$V = 10 \times 64.6 / (64.6 + 71.4) = 4.75 \text{ V 或 } -5\%$$

以及

$$V = 10 \times 71.4 / (71.4 + 64.6) = 5.25 \text{ V 或 } +5\%$$

在一般情况下:

$$V'/V = 1 - \{2K \cdot R1/[R2 \cdot (1 - K) + R1 \cdot (1 + K)]\}$$

其中,  $V$  是两个电阻取标称值时的输出电压,  $V'$  是当  $R1$  为高容差( $K$ )且  $R2$  为低容差(对于 5% 电阻,  $K=0.05$ ) 时的输出电压。如果两个电阻的标称值相同, 则因电阻容差引起的电压变化与电阻容差变化范围相同。

必须要注意检查在这两种情况下, 会导致电路操作超限的可能; 对于整个电路中的所有电阻组合都必须进行这种检查。当然, 窍门是知道哪些组合是重要的。在一个复杂的电阻网络中, 并不总是能够看出哪些排列容易产生最坏的情况。这种情形下, 电路仿真器的作用就可以突显出来。

### 容差的变化

如果在一个中到大型的电路中电阻容差的影响会相互抵消, 这样的结果是很令人向往的, 当某个电路电参数取决于几个电阻的作用时, 就可以得到某种小于指定容差的“平均”容差。但这会是一个危险的坏习惯。加工的相似性(加工不均匀性的反面)经常会使一批误差为 5% 的电阻器件全都具有相同偏差的值, 比如为其标称的 1% 或 4%。制造商经常会在一批具有较宽容差范围的器件中选择出具有较小容差的电阻。这样在较大容差的批量中, 就会在容差范围的中间值部分留下若干个“空洞”。电阻制造商很愿意批量地销售他们的产品, 而你的测试部门会发现使用合乎要求的元件所装配出的某个批量的产品, 却都表示出同样的缺陷。

如果容差为 5% 的标准厚膜电阻还不能满足要求, 则可以选择更昂贵的容差为 2% 或 1% 的金属膜电阻。实际上现在这些电阻之间的价格差别已经很小了, 在通常不考虑实际设计的情况下, 对于所有的应用来说电阻选用上的差价只占到整个标准化装配价格的 2% 或 1%。要注意的是, 在严格的容差要求下可能很难找到具有极低和极高阻值的电阻。对于容差要求低于 1% 的电阻可由精密电阻来取代, 这些电阻也通常会指定到特别要求的数值, 而不会存在于在标准的阻值序列中。在表 3.2 中给出了由 IEC 60063 指定的标准阻值范围。

### 3.1.3 温度系数

通常在测量电路的设计中, 需要使用到精密电阻, 这里电阻的另一个参数就显得非常重要: 电阻的温度系数(tempeco), 用每摄氏度百万分率(ppm/°C)表示。

标准金属膜和片状电阻的温度系数从  $\pm 50$  ppm/°C 到  $\pm 200$  ppm/°C 量级。一个 200 ppm/°C 的值在 50 °C 温度范围上可以改变多达 1%。这并不意味着标定为 200 ppm/°C 的每个电阻都将会改变这么多, 这个值只是一个预期的最大值。实际的温度系数将取决于制造的过程, 并与具体的阻值相关。例如, 碳膜电阻的温度系数从 -150 ppm/°C 变化到 -1000 ppm/°C, 它就


与阻值有关。精密线绕电阻、金属膜电阻和体金属电阻都能达到优于这个值的数量级（可以达到 1 ppm/°C），但它们的价格却相当昂贵。

表 3.2 IEC 60063 标准元件值

E6 ± 20%	E12 ± 10%	E24 ± 5%	E48 ± 2%	附加的 E96 ± 1%
1.0	1.0	1.0, 1.1	1.00, 1.05, 1.1, 1.15	1.02, 1.07, 1.13, 1.18
	1.2	1.2, 1.3	1.21, 1.27, 1.33, 1.40, 1.47	1.24, 1.30, 1.37, 1.43
1.5	1.5	1.5, 1.6	1.54, 1.62, 1.69, 1.78	1.50, 1.58, 1.65, 1.74
	1.8	1.8, 2.0	1.87, 1.96, 2.05, 2.15	1.82, 1.91, 2.00, 2.10
2.2	2.2	2.2, 2.4	2.26, 2.37, 2.49, 2.61	2.21, 2.32, 2.43, 2.55, 2.67
	2.7	2.7, 3.0	2.74, 2.87, 3.01, 3.16	2.80, 2.94, 3.09, 3.24
3.3	3.3	3.3, 3.6	3.32, 3.48, 3.65, 3.83	3.40, 3.57, 3.74
	3.9	3.9, 4.3	4.02, 4.22, 4.42, 4.64	3.92, 4.12, 4.32, 4.53
4.7	4.7	4.7, 5.1	4.87, 5.11, 5.36	4.75, 4.99, 5.23, 5.49
	5.6	5.6, 6.2	5.62, 5.90, 6.19, 6.49	5.76, 6.04, 6.34, 6.65
6.8	6.8	6.8, 7.5	6.81, 7.15, 7.50, 7.87	6.98, 7.32, 7.68, 8.06
	8.2	8.2, 9.1	8.25, 8.66, 9.09, 9.53	8.45, 8.87, 9.31, 9.76

精密电阻的一个典型应用就是分压电路，用于提供一个稳定的参考电压，例如，选择一个温度系数为 30 ppm/°C 的基准电压，然后再用 200 ppm/°C 的电阻进行分压。电路中所使用的 R1 的类型并不重要，因为输入电压的调节范围通常要比阻值容差导致的变化要大得多。

精密电阻的一个典型应用是分压一个稳定的电压参考，例如，选择一个温度系数为 30 ppm/°C 的电压参考，然后用 200 ppm/°C 的电阻器分压。电路中 R1 使用的类型并不重要，因为输入电压调节通常比值的变化的大得多。



另一方面，如果  $V_{out}$  被用做从  $V_{ref}$  分出的参考电压，那么要求 R2 和 R3 必须与该参考电压有可比拟的稳定性。假设  $V_{ref}$  需要是  $1.00 \text{ V} \pm 1.5\%$  并具有 30 ppm/°C 的温度稳定性。提供基准电压的器件是 LM385-1.2，它的额定电压为  $1.235 \text{ V} \pm 1\%$ ，并且其平均的温度系数为 20 ppm/°C。

要得到 1.00 V 标称值并假定  $R3 = 10 \text{ k}\Omega$ ，无负载电流，那么 R2 将只能为 2.35 kΩ（注意，这不是一个标准值，在 E96 系列中，最接近的阻值是 2.32 kΩ。当 LM385 和两个电阻器取最坏情况下的容差（ $V_{ref}$  高，R2 低，R3 高； $V_{ref}$  低，R2 高，R3 低）时，并假定两个电阻器具有相同的容差，那么计算表明，指定的电阻容差应该优于 1.4%。类似地，温度系数应优于 26 ppm/°C。这些要求表明，电路中电阻的类型必须要使用容差为 1% 的温度参数为 25 ppm/°C 的金属膜电阻。



温度的变化可能是来自环境的变化（这包括其他邻近元件的影响），或是由于耗散功率引起的自身散热。在任何需要电阻值相对稳定的电路中，应该选择那些功率耗散最小或相对恒定的器件。制造商提供的数据，通常只是给出了对应某个指定电阻类型的温度上升与功率耗散的关系曲线，如果设计要求在整个功率耗散过程中维持电阻值的稳定，就应该查阅该曲线。

### 3.1.4 功率

当然，功率耗散是一个设计师对每个元件必须检查的最重要的技术指标之一。功率耗散会造成器件温度的上升，升温的大小是由发热主体释放热量速度所决定的。发热体的最高温度通常出现在该电阻的中部，而这一温度就是所谓的热点温度。长时间的高温（记住，所引用的热点温度必须放入到极限环境中去考虑）会导致两个结果：降低器件的可靠性（不仅是该电阻，而且还会包含邻近的元件），并造成阻值的漂移。

一个设计可靠电路的经验是，决不允许实际的元件功耗大于它额定功率的一半，许多公司都有各自基于经验值或客户技术指标要求的内部设计规则。

对功率耗散的计算，应该考虑最坏的操作条件：例如一个电阻可能被跨接在标称 12 V 的电源上，在极端条件下，其上的电压可能达到 17 V。这时，它的功率耗散的差别会成倍增加。

### 3.1.5 电阻器中的电感

在某些应用中，必须考虑其他因素。碳膜和金属膜引线电阻的结构基本上是相同的，它们都是通过管状陶瓷基体上的电阻膜进行螺旋切割（参见图 3.2）而形成的。螺旋的尺寸以及膜的体电阻决定了实际电阻阻值的大小。这样的结构形式相当于提供了一个低品质因数（ $Q$  值）的电感器。当电路工作的频率逐渐进入到射频区域时，电阻上的电抗将可能成为阻抗组成中的一个重要部分，这时，就必须使用非电抗性的电阻。



图 3.2 膜电阻器的螺旋结构

要得到非电抗性的电阻，其最简单的办法就是选择使用碳合成物类型的电阻，由于电阻本身是一个均匀的碳块，所以元件上的电感基本上来自于引线。早期的碳合成物材料，现在大多被陶瓷-碳材料所替代，它不再是一个热压膜的固体碳块，而是使用了一个与陶瓷填充料混合的碳导体；通过改变填充料和导体的比率，就可以得到不同的阻值。对于更为苛刻的要求，必须使用特殊的非感性金属膜或箔电阻器。片状电阻的固有电感很低，因为它的尺寸很小，如果片状电阻的加工工艺和功率额定值适合设计要求，则它非常适宜应用于射频电路中。

### 3.1.6 脉冲处理

此外，在脉冲电路的设计中，也不适合选择常规螺旋切割膜电阻和那些普通的小型片状电阻，因为在这些电路中，电阻器件必须要经受住短时期的高电压，虽然这些信号的平均功率很小，但其峰值功率要成倍增加。这类设计通常会出现于晶闸管整流器中，以及高电压开关的双向晶闸管或功率晶体管的缓冲器中。标准的缓冲器电路如图 3.3 所示。




图 3.3 缓冲器电路

这里的  $RC$  电路组合可以限制在感性电路中因开关断开时器件两端所引起的电压快速上升，但是这样设计，会使这个电阻承受一个瞬间的快速尖峰电压，这个电压的幅度将接近于电源电压。有时，这个电压就可能在膜电阻的邻近螺旋匝间引起跳火，并导致整个电路单元的击穿。并且，在这一应用中，不建议使用线绕的高功率电阻元件，因为线绕电阻自身的高电感会在这里形成一个谐振电路，尽管它的  $Q$  值很低，但实际上，它会增加该电阻器件存在的瞬间电压。而在这里使用碳合物类型的电阻将较少会被击穿，同时它也不会引入附加的电感。另外，片状和金属釉电阻可用于某些需要特殊性能的脉冲响应设计中。例如在某些通信电路中设置的一些保护性电路，使用串联起来的电阻就可以用来保护输入电路，避免因偶然出现的高压浪涌所导致的输入故障，这里就会需要这样的脉冲特性。

#### 极限发热电压（LEV）

LEV 是指在电阻上可以施加的一个最大的连续电压。对于小功率的电阻在其 LEV 到达之前，电阻的功率极限就已经达到了，而对于较大功率的电阻，LEV 将限制能施加在电阻上的功率。例如，一个  $470\text{ k}\Omega, 0.33\text{ W}, 1206$  规格的电阻，在运行中可能会需要  $394\text{ V}$  的电压来达到它的额定功率；但市场上所可能得到的元件，其 LEV 为  $200\text{ V}$ ，所以，在实际电路中这个电阻的实际功耗将只能是（连续地） $85\text{ mW}$ 。但在脉冲应用中，小功率电阻上的 LEV 限制就更重要了，应用中电阻的平均功率可能会很低，但所施加的峰值电压就有可能超过 LEV。

在脉冲电路的设计中，可能只会注重电阻的功率额定值和工作电压；电阻在工作时的平均功率等于峰值功率乘以脉冲的占空比，但对于持续时间大于  $1\text{ ms}$  或占空比超过 10 或 20 的脉冲，则需要降低所允许的用于理论计算的平均功率值。对于不同结构类型的电阻需要

以不同的方式进行修正。例如线绕电阻或膜电阻类型，其热能的产生一定是电阻自身的导体消耗掉所施加的电能生产的，它不是电阻结构的主体所产生的，因此当热量从导体传到电阻的主体会需要一定的时间。由于导线和电阻膜在结构中占的比重很小，因此，它们的热量耗散能力也很低，这时考虑降低额定功能的计算值是有意义的。一些制造商发布了曲线来帮助用户计算这个减额值。

在使用重复脉冲的电路设计中，需要将脉冲中的平均功率与电阻器的额定功率联系起来考虑。对于矩形或指数衰减的脉冲可进行如下计算：

$$\text{对矩形脉冲: } P_{\text{avg}} = (V^2/R) * (\tau/T) \leq P_{\text{rated}}$$

$$\text{对指数脉冲: } P_{\text{avg}} = (V^2/R) * (\tau_0/2T) \leq P_{\text{rated}}$$

其中  $V$  是峰值脉冲电压， $R$  是标称电阻， $T$  是脉冲周期（所以  $1/T$  为脉冲重复率）， $\tau$  是矩形脉冲的脉冲持续期，而  $\tau_0$  是到指数脉冲在  $0.37 V$  的时间常数。

### 3.1.7 极端值电阻

#### 极低值

低阻值电阻的一个典型应用是在电流敏感的电路中。出于功率利用有效性的原则，对输出为几安培，在电流电源的控制或监视下，经常需要通过尽可能小的电压降来实现；一个低阻值的电阻，比如说  $10 \text{ m}\Omega$ ，当有  $5 \text{ A}$  的电流流过时，它会产生  $50 \text{ mV}$  的压降，这样就可以通过一个精密的差分放大器来监视其上的变化。在这一电路中，可以选用扁平的片状金属体电阻，或使用阻值低至  $3 \text{ m}\Omega$ ，功率额定值为  $1 \sim 10 \text{ W}$  的焊接线。

使用这么低值的电阻，在设计时需要有一些预防性的措施。要达到一个可接受的精度，通常需要设计一个有四端的或“开尔文”式连接，将电流承载布线和电压监测布线分别连接到焊盘上（参见图 3.4）。对于需要过孔装配的元件可以有一个简易的办法实现这一要求，即使用 PCB 的相对的两个面或不同的布线层，或直接连接到其对面的焊盘上。注意，在这样的设计中，会有一些焊盘和焊剂与监测用的电阻元件相串联，这样结果会损害电路的监测精度和 / 或温度系数。要解决这个问题，就要将监测用元件的布局真正设计为具有四个端子的形式。




图 3.4 开尔文连接

低阻抗、小电压监测电路对磁场的干扰是十分敏感的，要控制这一影响，就要最小化监测电阻和监测电路输入之间的回路区域。当使用几毫欧的电阻来监测交流信号时，电阻自

身的电感就可能成为重要的干扰因素。比如说,在 400 Hz (常用航天交流电源频率)的工作频率下,电阻上 100 nH 的杂散电感所产生阻抗是 0.25 mΩ,这个阻抗值会让 5 mΩ 的监测电阻两端出现 5% 的电压误差。这一结果使得线绕电阻在这样的设计中毫无优势可言,而这时最好的选择是使用金属体电阻或片状电阻。

最后需要注意的是,具有高耗散和低电压敏感的金属化电阻元素可能会引入热电效应误差。这类电阻元素和它端子的结合处相当于一个热电偶,它上面产生的电压正比于温度的变化。所以,这样的敏感电阻事实上包括了两个背靠背的热电偶,每个端上都有一个。在工作时,只要每个端子的温度相同,热电偶所形成的误差就可以抵消掉。这样进行在布局设计时,应该注意受热的对称性,即为每个端提供相类似的散热(通常通过 PCB 印制线)环境,并远离其他热源。

#### 极高值

对阻值为数兆欧姆的电阻,需要有不同的考虑。其主要涉及的问题是端子间的污染所引起的漏电。最高值(高达  $10^{14} \Omega$ )的电阻通常是被封装在玻璃外壳中的,使用时,必须要避免对玻璃的直接操作,只可接触电阻引线,以防止手指上的油脂影响电阻两端间的阻值。从电气上讲,在这个电阻上使用具有静电屏蔽作用的“保护”电极是很有帮助的,它可以减少或消除漏电流进入端子的影响。高值电阻都具有较长的时间常数,但电阻自身少量固有电容会严重地削弱这一特性;例如,一个 100 GΩ 的电阻,当其固有电容仅为 1 pF 时,它的时间常数就只有 0.1 s。

### 3.1.8 可熔的保险电阻

在有些应用中,一些用于与一个功率电路相串联的电阻,可以同时提供相应的电路功能和安全保险功能。例如,它可以串联在电源输入电路中限制起动电流的大小,这样,在开关打开瞬间可能出现的一个短期浪涌电流将被限制在一个确定值上;同时这个电阻还可以随时牺牲自己,当出现长时间的故障电流(例如,如果输入二极管桥或电解电容失效)时电阻就会熔断。在这些应用中,应该为这些电阻从原理上指定一个可预测的熔化特性,比如,在给定的能量作用下达到熔断开路所需要的时间(参见 7.2.3 节)。通常需要确保该元件在熔化时是防火的,这样就不会有引发火灾的危险。在设计时,可以选用那些具有这一特征参数的金属氧化物电阻和金属膜电阻。

### 3.1.9 电阻网络

不提及电阻网络,关于电阻的小节就是不完整的。电阻网络的两个优点是:生产效率和值匹配/温度跟踪。

#### 生产效率

产品设计本身是一个课题,在第 9 章中有详细的介绍。对于引线元件,处理和插装成本



可能是 PCB 组件总成本中的一个重要部分。购买价格小于 1 便士的单个电阻器一旦被插装到电路板中,其成本可能就会超过 5~10 便士,具体的价格取决于产品成本如何计算。如果几个电阻器可以组合在一个插件中,那么将这个插件的成本和一次插入的成本进行总和,其数值将低于将几个电阻分几次插入的成本总和。要估算这个这中间的差值,需要有关于某个产品准确价格的常识。而对于表面安装组件中的片状元件有一个完全不同的算法,因为在板上放置元件并进行加工处理通常都是自动完成的,并且每个元件的成本可以基本忽略不计。

通常的电阻网络都是在一个插件中组合同一阻值的几个电阻,其封装形式多为双列直插或单列直插,其管脚关系对应为全部分立或使用一个公共端。对于后一封装类型,其应用显然是针对数字总线或 I/O 上拉电路设计的。在线性电路的设计中使用电阻网络也是很有益处的,尤其是当电路设计中需要使用同一阻值的多个电阻而非类似阻值的混合时。

要注意的一点是,使用电阻网络可以带来很多好处,因为它们将大量的分立的单个元件“收集”起来。这对简化生产加工是很有帮助的,但它所带来的问题是容易加大印制板电路布局的难度,因为要在电阻网络间来回传送信号,可能会需要更长布线,这是在设计中需要避免的。在电路的设计方面和插入成本最小化之间,经常需要去找出一个合理的折中。

#### 值跟踪:厚膜和薄膜

对电阻网络的生产使用了两种技术,通常使用的厚膜技术和较少使用的薄膜技术。与常规电阻相比,厚膜网络电阻并不具有更好的容差和漂移指标,所以不能用于高要求的电路中。然而,由于在一个插件中的所有电阻是同时将电阻墨丝网印制到一个基片上的,因此制造商可以保证这些电阻之间的温度系数跟踪比每个电阻的绝对温度系数更好。单个电阻的温度系数的典型值为 250 ppm/°C,而电阻网络的温度系统跟踪典型值为 50 ppm/°C,即该插件中的所有电阻都将拥有在 50 ppm/°C 范围内的相同温度系数。薄膜类型的电阻网络则可以拥有高出一个数量级的数值。

电阻网络的这个特性可以应用在精密放大电路的设计中,在某些仪表放大器的设计中,为了满足性能上的要求,使用电阻网络是最基本的要求。例如,在图 3.5 所示的差分运算放大器的配置中,为了获得最佳的共模抑制比,电阻  $R1/R2$  和  $R3/R4$  的比值必须要相等;在要求单位增益时,图中所有的电阻值都必须相等。

而且还必须在操作温度范围内维持这一相等。当然,在设计中也可以使用分立的、且具有足够稳定性的精密电阻,但由于在这个电路中,所使用电阻的绝对值并不重要,重要的是它们的比值,由于电阻网络具有更好的温度系数跟踪性能而非绝对值,因此这一类应用中使用电阻网络是最合适的选择。实际上针对这样的电路设计需求,一些制造商也提供在一个插件里封装有不同阻值的特殊电阻网络,其电阻间具有确定的比值。




图 3.5 基本的差分运算放大器配置



另外,通过并联或串联也容易获得在同一插件中多个倍数值的关系,电阻的总体跟踪值并不被削弱。例如,需要基于同一参考电压提供其一半和四分之一的两个输出,可以保证稳定性和精度的最佳电路设计是采用分压器,并且所使用的电阻一定为同一插件中的元件(参见图 3.6)。




图 3.6 使用等值电阻的分压器

## 3.2 电位器

在数字化硅器件迅猛发展的今天,电位器是电子机械器件中最后一个得以幸存下来的元件。电位器的体积很大,而且所调校的数值不可预测且不可靠,在快速电路应用中这会是一个很大的问题;由于电位器寄生效应的大量存在,它实际上只能用于信号频率乘以电路电阻小于  $10^6 \text{ Hz} \cdot \Omega$  的地方。另外,在产品生产周期的测试和校准阶段,对电位器的调整增加了额外的时间和经费。目前,许多由电位器实现的功能已经可以由微处理器控制的数字等效物所取代。例如,标准微调电位器的经典应用是在模拟放大器的偏置电压调零电路中。在需要运算放大器具有对几十毫伏的电压偏移进行测量的年代,这一调零功能是必要的。但是,现在具有对低于半毫伏进行测量的运算放大器,可以以合理的价格得到了,如果这个精度还不够,切实可行的办法是使用一个斩波器稳定器件,它的偏移检测能力只受热效应的限制,其精度能达到几微伏。另外,微处理器的智能处理能力也可以用来动态地校准一个廉价运算放大器的偏置值,其可以即时地自动调零整个 AD 子系统。同样,对于系统的增益也可以使用一个电阻性的 DA 转换器来进行微调,而不是微调电位器。

然而,电位器仍然有很多可应用的领域,对某些特定的电路设计,使用电位器往往是最优选择:如出于某些原因需要避开数字的实现方式,或者电路需要无源电阻元件固有的线性和没有失真的性能,或者需要一个非易失的确定的设置。对于这样的一些应用,需要认真考虑如何选择不同类型的电位器。

### 3.2.1 电位器的类型

电位器通常可以分为两类。那些被安装在电路板上用于在测试和校准阶段由维修技术人员进行调节的电位器类型,又被称为微调器,根据它们尺寸的大小分为:是一种直径为  $1/4$  英寸<sup>①</sup> 的电位器是最常用的,而直径仅为  $3 \text{ mm}^2$  是目前市场上可见到的适用于表面安装类型的电位器。

① 1 英寸 = 2.54 cm——编者注。

### 碳膜电位器

碳膜电位器是最便宜的并且性能也是最差的一类电位器，它有一个模压形成的碳膜滑道，并通常为开放结构（有时也称为“骨架”结构）。这类电位器容易遭受机械和环境的破坏，因此它们不适合于专业应用的电路设计中，但是由于它们成本很低（批量成本接近 5 便士），因此在不重要的领域中它们的应用很广泛。

比普通的碳膜稍贵一些（大约贵 20%）的是封闭型碳膜电位器，通过较好的密闭措施保护滑道避免直接受到污染，但其结构仍为骨架类型。所有碳膜电位器的值容差通常都为  $\pm 20\%$ 。

### 陶瓷金属电位器

广泛应用于商用和专业设计的电位器类型是陶瓷金属电位器。通常它们有多种安装样式和大小可供选择，单圈样式的电位器其价格为 20 便士到 80 便士。术语“陶瓷金属”所描述的是构成电阻元素的材料，其工艺是通过沉积在陶瓷基片上形成金属膜。

陶瓷金属电位器可以提供较宽的阻值范围，从  $10\ \Omega$  到  $2\ \text{M}\Omega$ ，其容差通常为  $\pm 10\%$ ，而最低价的此类元件其容差为  $\pm 20\%$ ，要求更严格的容差可以特约订购。由于它的尺寸小、固有的电容小，在较高频率的应用中比其他类型更适用。

### 线绕电位器

线绕电位器的主要优点是低温度系数、高功率耗散、低噪声和严格的电阻容差。当用做可变电阻时，它们较低的接触电阻改善了通过弧刷的载流能力（参见 3.2.3 节）。其电阻值随时间和温度的稳定性稍优于陶瓷金属，但高电阻端阻值比较低（ $50\ \text{k}\Omega$ ），并且该类型不适合于高频。它们的阻值分辨率差，而且比陶瓷金属类电位器稍贵且来源较少。

### 多圈电位器

陶瓷金属电位器和线绕电位器也可以设计为多圈结构。这意味着弧刷可以横越整个电阻元件，这需要多于 360° 的机械调整（注意，单圈电位器通常只能提供小于 270° 的调整角）。通常，其内部包含有 4 圈、10 圈、12 圈、15 圈、20 圈和 25 圈的单元。这种电位器多用在需要比单圈电位器要求更好调整性能的电路中使用，但它的价格更贵、体积也更大，一般会有两倍多的变化。

## 3.2.2 面板安装类型

其他类型的电位器为便于用户调整，因此会需要一个穿过设备面板的轴。这些电位器通常通过使用整体套管安装在面板上，或直接安装在印制电路板上。后一安装方式往往给电位器的端子增加额外的张力，在设计时需要仔细考虑机械容差，但这一方式可以免除安装接线保护套的工艺，从而提升了生产效率。对电位器轴类型的选择可以有绝缘的或金属的、带或不带定位这一可转动轴的平面；具有绝缘类型的电位器，可以在安全性和 EMC 应用中提供更大的优越性，但它机械方面的刚性较差。

### 碳、陶瓷金属和线绕面板元件

这些类型电位器的电气特性与具有同样材料、结构的单圈微调器的特性相类似。由于面板电位器需要较大的尺寸，以便于加强其机械强度和便于安装，因而它们具有比微调电位器更高的额定功率值。对于碳类型的电位器其功率一般是  $0.4\text{ W}$ ，而陶瓷金属和线绕电位器则可达  $1\sim 5\text{ W}$ 。

### 导电塑料电位器

当需要获得高质量的滑道结构时，选择使用导电塑料电位器是最合适的。这一类型的电位器可以提供长的使用寿命和低的转矩控制，并且可用于基于位置的传感控制。高精度的元件通常都十分昂贵，但在某些条件下也可以选用通用的元件来替代高质量的陶瓷金属类电位器。

## 3.2.3 电位器的应用

首先，需要记住的是：电位器最大的弱点就是它所使用的弧刷触点。近年来在电位器的可靠性方面已经取得了巨大的进步，并且陶瓷金属结构电位器在可靠性方面的性能被许多应用所证实。但是，弧刷仍然是电子机械元件及所有电位器常见故障的主要来源。

为了解决这个问题，在设计时的黄金法则是：尽可能少地通过弧刷来获取直流电流。如果不得不通过弧刷来获取某些必要的电流，那么最好使用线绕器件来实现。如果电位器被用做可调节的分压器以动态配置电路的电压，那么要确保它工作在高阻抗状态。如果将它用在一个信号通路中改变信号的幅度，那么就需要设置一个隔直电容器以防止任何的直流分量通过弧刷。弧刷/元件在接触点上会存在不可预测的电阻（参见图 3.7），这一电阻会受氧化和电化学腐蚀的影响，并且在设计中必须保证这个电阻对电路的影响（通常会以噪声的形式出现）最小。通过弧刷获取的电流越少，所产生的噪声电压也将越小。遗憾的是，对于某些类型的电位器，为了“弄湿”触点，在设计时还要保证一个通过弧刷的最小电流（如  $25\text{ }\mu\text{A}$ ）。




图 3.7 电位器接触电阻

### 用做变阻器

其次，如果电位器被用做一个可变串联电阻器（历史上称为“变阻器”），那么需要将弧刷固定地连接到轨迹的一端。这里有一个十分简单的保护性的预防措施——在两个管脚间设计一小段的印制电路线。这样设计的原因是防止在老化的条件下，污垢或极端的振动可能会导致弧刷管脚暂时（或甚至永久）地从元件印制线上断开。如果电路设计如图 3.8(a) 所

示，则这时电路中最大的电路电阻被限制在该电位器的端到端阻值上。如果电路设计如图 3.8(b)所示，那么这一故障可能会变成该器件的开路。在一些电路设计中，这一情况的出现只不过是一件讨厌的事，而在另一些电路中它可能会是一场灾难。



图 3.8 变阻器连接

在将电位器用于变阻器的设计中，几乎全部的工作电流都要通过弧刷，这可能是这一电路应用中的一个最不利的因素。在设计时要确保通过弧刷的电流被限制在该电位器技术要求的给定值范围。如果得不到器件的技术设计值，在假定了安全电流所允许产生的最大功耗时就可以估算出允许通过弧刷的电流，对于小的电位器，存在这样的一条经验性法则，允许通过弧刷电流的绝对最大值为 **100 mA**。另外，注意电位器通常都会有一个“最终电阻”，它是用于防止当弧刷接近电位器电阻体的端点时可能出现的与滑动点的零阻值。这一性能限制了电位器阻值变化范围的最小值和最大值：即要得到标度比（在最小值处）为零的电位器是不可能的。

#### 可调节性

不要期望电位器会有无限的可调节性能。从理论上讲，陶瓷金属元件应该能够实现无限精确的调节，但测试和校准人员会发现中心零位的定位很难，这样会造成测试和校准劳动成本的提高，如果需要在电位器的应用中获得比常规应用更高的调节精度，使用多圈微调电位器可以提供一个更好的解决办法（参见图 3.9）。电位器的调节精度还要受冲击和振动所诱发的跳动的危害。不要认为使用了线绕器件，就会拥有了高调节精度的所有优点，同时也要注意线绕器件有时会更像是一个 **100** 条通路的电阻开关。正如在生产设计一节中所强调的，使所设计的电路在生产时更便宜是任何设计师都要追求的一个主要目标。任何对电路的微调环节都会增加生产成本，设计时应该将调整所花的时间控制在最小。微调的环节越少，则设计的方案就越好。但是，每当决定使用电位器并将它放置在板上时，就必须要考虑人们操作它的方便性，要确保调节用的螺丝刀可以接近它。将需要从侧面调节的电位器放在板的边缘，而从顶部调节的电位器放在电路的中间。

为了达到最佳的设计性能，可以将电位器与一个固定电阻相串联以提供应用所需的调节范围，注意也不要尝试使用电位器自身的全部电阻来替代某个额外的固定电阻，从而减少电路中电阻的个数。

#### 规律精度

常见的电位器阻值的调节规律有两种：线性和对数。这些参数说明了相对于角位移与

在滑动触点上总轨迹电阻间的比例规律。对线性电位器，规律精度表现为线性，并且线性程度与成本有关；一个低成本的面板元件也许完全不会标出其线性度，通常它的精度不会优于10%。对数电位器通常只用于音量控制电路，其相对于对数变化的精度甚至更差。如果需要高的规律精度，比如使用电位器作为位置传感器，则需要有详细的要求说明并为之付出更高的代价。线性精度优于1%是可能的，通常典型的高品质元件在规律精度上不会有高于5%的精度。注意技术指标上的容差是一个完全不同的参数，因为它只代表轨迹端到端间阻值的容差。




图 3.9 单圈和多圈微调器的可设置性 (来源: Bourns)

#### 制造过程

影响电位器工作性能的另一因素是，板焊接和清洁过程的不同工艺。这一因素当然也会影响任何其他的机电元件，如继电器和开关。当电路板被焊接时，它和它携带的元件会暴露于极高温度的冲击中；一旦焊接完成，电路板上残留的助焊剂则需要通过用水或溶剂进行清洗和去除。机电元件的外部结构可以是密封的或开放的。如果是密封的，那么它的危险来自于清洗液的进入，清洗液的残留会引起元件的早期失效。如果是开放的，它的危险是清洗液会直接影响该元件的工作性能。任何一种情况的出现，都会令人不安，考虑到可靠性，许多制造商宁可在板上先进行其他元件的装配，并在焊接和清洗后，由手工完成机电元件的添加——这样显然会增加生产成本。

### 3.3 电容器

与电阻一样，电容器(简称电容)的应用也是无处不在的。同电阻相比，电容器也拥有大量的类型和相应的子类，相对于应用来说，通常很难确定哪种选择是最佳的。表 3.3 列出了常用电容器的类型、特性和应用。



表 3.3 电容器类型纵览

类型	容量范围	VW 范围	容差	温度系数范围	制造商	应用	单位价格
金属化膜:	1 nF ~ 15 $\mu$ F	50 ~ 1500 V	5%, 10%, 20%	非线性	EPCOS, Wima,	通用耦合和去耦	5 ~ 50 便士
聚酯				+/- 5% 以上, -55 > 100°C	BC Components,		
聚碳酸酯	100 pF ~ 15 $\mu$ F	63 ~ 1000 V	5%, 10%, 20%	< -1% 以上, -55 > 100°C	Aerotronics, Evox-RIFA,	低 $\alpha_c$ 定时和滤波	10 便士 ~ 3 英镑
聚丙烯	100 pF ~ 10 $\mu$ F	63 ~ 2000 V	1%, 5%, 10%	+/- 20 > 以上, -55 > 100°C	ICW, LCR, Roederstein	高功率, 高频	10 便士 ~ 1.50 英镑
聚苯乙烯	10 pF ~ 47 nF	30 V ~ 630 V	1% ~ 10%	-125 ppm/°C	LCR	接近容差, 低损耗	7 ~ 50 便士
金属化纸	1 nF ~ 0.47 $\mu$ F	250 VAC	+/- 20%	-	Wima, Evox-RIFA	RFI 抑制	20 便士 ~ 1.00 英镑
陶瓷:	10 nF ~ 220 nF	12 V ~ 50 V	-20% ~ 80%	(阻挡层)	Beck, TaiyoYuden,	通用与 HV	3 便士 ~ 1.50 英镑
单层	1 pF ~ 47 nF	50 V ~ 5 KV	2% > 20/80%	取决于电介质	Panasonic, Murata,		
					Dubilier, BC Components		
多层:					Sylex, Sprague,	低 $\alpha_c$ 频率	30 便士 ~ 2 英镑
COC/NPO	1 pF ~ 27 nF	50 ~ 200 V	2%, 5%, 10%	0 +/- 30 ppm/°C	Kemet,	敏感与定时	(模压)
X7R	1 nF ~ 680 nF	50 ~ 200 V	5%, 10%, 20%	非线性	BC Components,	通用耦合与去耦	10 便士 ~ 1.50 英镑
				+/- 15% 以上, -55 > 125°C	Murata,		(浸渍)
Y5V, Z5U	1 nF ~ 10 $\mu$ F	10 V, 16 V,	20%, -20%	非线性: +22%, -56%	AVX, Vitramon,		3 ~ 60 便士
		50 V, 100 V	+80%	以上, +10 > 85°C	EPCOS		(片状)
电解:	1 $\mu$ F ~ 4700 $\mu$ F	6.3 ~ 100 V	+/- 20%	-	BC Components,	通用存储器	4 便士 ~ 3 英镑
铝氧化物	(0.1 $\mu$ F ~ 68000 $\mu$ F)	(450 V 以上)	(-10% + 30%)		Dubilier, Elna, BHC	与去耦	(10 便士 ~ 10 英镑)
					Rubycon, NCC,		
					Panasonic, EPCOS		
固体铝	0.1 $\mu$ F ~ 68 $\mu$ F	6.3 ~ 40 V	+/- 20%	-	BC Components	高性能	20 便士 ~ 2 英镑
铝珠和芯片	0.1 $\mu$ F ~ 150 $\mu$ F	6.3 ~ 35 V	+/- 20%	-	Sprague, Dubilier,	通用小尺寸	6 便士 ~ 1 英镑
					AVX, Kemet		

注: 1) 该表中不考虑特殊类型; 2) 引用的制造商是本书写作时英国的厂商; 3) 引用的范围仅供参考; 4) 价格对中等批量是典型的。

细分电容器的主要种类，可以得到众多的类型以及在这些类型中的子类型。最好的划分方式是根据电介质的种类进行的：

膜	聚酯,聚碳酸酯,聚丙烯,聚苯乙烯
纸	
陶瓷	单层:阻挡层,高介电常数,低介电常数 多层: COG, X5R, X7R, Z5U
电解	非固体和固体铝,固体钽

上面的列表包含了在通用电路设计中经常使用的所有常见电容类型。有某些特殊的或过时的类型(瓷制的、微调器、空气介质、银云母)没有包括在内,因为这些电容的应用太过专业化了。可以将上面的划分,再根据它们的结构进行进一步地划分(片状、径向引线、轴向引线、盘片等),尽管这些因素在考虑印制电路板布局和生产过程时十分重要,但它们并不会影响电容的基本电路特性。

### 3.3.1 金属化膜和纸质电容器

对于电容应用的讨论,可以从膜电容类型开始。这一类电容全都有同样的通用结构,将一个电介质和导电膜组成的相似三明治的结构,卷绕成一个卷,并用其连接线封装起来,如图 3.10 所示。有两种形成电介质卷的常用方法:一种方法是 将一个单独的金属箔与膜电介质进行卷绕,另一种则是直接在电介质上形成金属化的导电膜。膜和箔结构都需要一个较厚的介质来降低击穿的风险,因此这一结构只适合于制作具有较低容值且尺寸较大的电容。而金属化箔则具有一定的自修复性质(通过一个击穿时的跳火会蒸发掉击穿区域的金属化膜),并且可以用来形成更薄的介质膜,从而导致更高的电容值和更小的尺寸。当前生产中最薄的电介质仅为  $1.5\ \mu\text{m}$  量级。




图 3.10 膜电容器的结构

#### 聚酯膜电容器

上面列出的膜介质中最常用的就是聚酯膜。它拥有最高的电介质常数,所以能制作出每单位容值最高的电容。容值效率接近多层陶瓷电容器,实际上它可用于大多数同类应用:去耦、耦合和旁路,这些应用对电容的稳定性和损耗因数等性能的要求不太高。

聚酯膜具有非线性和比较高的温度系数。它的损耗因数 ( $\tan \delta$ ) 也很高(参见图 3.11), 在 1 kHz, 20℃时为  $8 \times 10^{-3}$  数量级, 并明显地随温度和工作频率而变化。这些因数使得它很少用于需要稳定性和损耗低的重要应用中。



$C$  是该器件的理想电容

$R_{ac}$  是由于交流介质损耗引起的等效电阻, 可能随频率和温度非线性变化; 对电解电容器它通常与 ESR 组合

$R_{dc}$  是电介质的漏电或绝缘电阻, 可能随温度变化

ESR 是由于电极、引线和端接电阻引起的等效串联电阻

$L$  是由于电极和引线引起的等效串联电感 (E.S.L)

$R_d, C_d$  是代表电介质吸收性质的等效元件

电容器技术说明

温度系数是电容  $C$  随温度的变化, 可以用每摄氏度百万分率 ( $\text{ppm}/^\circ\text{C}$ ) 引用或者作为在操作温度范围内电容的百分比变化

$\tan \delta$  是元件损耗的度量并且是阻抗的电阻和电抗部分的比值,  $R/X$ , 其中  $X = \omega C$

绝缘电阻或时间常数是直流漏电的一个度量并可引用作为乘积  $R_{dc} \times C$ , 以秒为单位, 或者  $R_{dc}$  以  $\text{M}\Omega$  为单位, 漏电流描述同样的特性, 通常为电解引用

介质吸收是“电压记忆”特性的一个度量, 它的出现是由于介质材料不立即极化, 但需要时间恢复满电荷; 它被定义为取样后一个给定时间内存储电压的百分比变化。

图 3.11 电容等效电路

### 聚碳酸酯电容器

在要求较高的电路中, 使用聚碳酸酯类的电容是最合适的。这类电容在室温下具有一个接近平坦的温度 - 电容特性, 在极端的工作条件下, 大约会有 1% 的下降。同时, 它也具有较低的损耗因数, 在 20℃, 1 kHz 时一般小于  $2 \times 10^{-3}$ 。聚碳酸酯通常被指定用于对频率敏感的电路中, 比如滤波器和定时电路。它也是一个可以用在高功率环境中的好电介质, 但在这些特殊的应用中, 聚丙烯获得很好的认可。

### 聚丙烯和聚苯乙烯电容器

聚丙烯电容比其他材料的电容, 具有更低的电介质常数, 并且不容易被金属化, 所以对一个给定的 CV 产品它可以提供更多的元件选择。由于这类电容也具有一个相当恒定的负

温度系数  $-200 \text{ ppm}/^\circ\text{C}$ ，从而限制了它在频率敏感电路中的应用，虽然在某些情况下一定的温度系数可用做温度的补偿。它最主要的优点是非常低的损耗因数，在  $20^\circ\text{C}$ ,  $1 \text{ kHz}$  时大约为  $3 \times 10^{-4}$ ，几乎不随温度变化。这允许它比其他类型的电容在较高的频率上处理更大的功率，所以它适合于工作开关模式的电源、电视机的行偏转电路和其他大功率脉冲的应用中。

聚丙烯电容器也可以做成很相似的容差，这使得它们可以在许多调谐电路和定时电路应用中与聚苯乙烯类的电容进行竞争。另外，聚丙烯和聚苯乙烯两者都具有相类似的温度系数和损耗因数（聚苯乙烯的温度系数为  $-125 \text{ ppm}/^\circ\text{C}$ ，损耗因数一般为  $5 \times 10^{-4}$ ）。它们还具有比其他膜类型电容更好的电介质吸收性能（ $0.02\% \sim 0.03\%$ ，参见图 3.11），使得它们更适用于采样保持电路的设计。两种类型的电容所可承受的最高温度额定值，一般限制在  $85^\circ\text{C}$ ，但是一些聚苯乙烯类电容被限制到  $70^\circ\text{C}$ ，而一些聚丙烯类电容则被扩展到  $100^\circ\text{C}$ 。聚苯乙烯类电容的提供商相对稀少，并且在设计中它很少被使用。

#### 金属化纸电容器

使用膜电介质做支架的电容器，其最常见的类型是金属化纸器件。在塑料膜取代它之前，纸基材料是历史上广泛使用的电介质，尤其是在电力电路的应用中。塑料膜的最大优点是它们不容易吸潮，纸不得不被浸渍，以防止潮湿进入破坏它的电介质性质。纸质电容现在主要保留在一些特殊电路的应用中，尤其是在交叉线路的电力网干扰抑制器的设计中。如果将一个电容器直接用于一个持续连接的交叉电力网，则电介质中的一个故障或一个瞬态过压冲击能够导致局部的温度升高并且最终会引起该元件着火，而这一过压冲击又不会烧断保护电力网的保险丝。许多调查表明，在已经发现的电气设备自燃中，其一大部分原因是由电容器的易燃性所导致的。在故障条件下，纸质电容器有卓越的再生特性：瞬态电气击穿时所沉积的碳要比任何塑料膜电介质少得多，所以其自加热的温升性能是最优的，并且该元件不易自燃。因此，在这种应用中，使用金属化纸是首选的类型，当然也可以考虑使用聚酯、聚丙烯和陶瓷抑制器类型的电容。

### 3.3.2 多层陶瓷

表面上，多层陶瓷电容与膜电容有类似的结构，但它不需要被卷绕，介质层和电极材料单独形成，然后将产品烧成一个每端带有端子的固体块（参见图 3.12）。为此，它们经常被称为“独石”电容器。它们可以以片状形式或带引线封装的形式提供；封装可以是一个模压体或一个浸渍外壳。

实际上，许多单片多层陶瓷的制造商都是以三个电介质等级来提供产品的：**COG**、**X7R** 和 **Y5V**。两个不常用的变体是 **Z5U** 和 **X5R**。**COG** 也称为 **NP0**，代表它的温度系数。国际上对这些类别分别是由 **IEC**（欧洲）和 **EIA**（美国）标准进行标准化的，所以可以直接比较不同制造商的产品。




图 3.12 陶瓷电容器结构

### COG

COG 是三种电容中品质最高的，但由于它具有较低的介电常数，因此它的电容范围更受限制。它具有一个接近零的温度系数，并且它的电容值和损耗因数随电压或频率的变化是可以忽略的，它的损耗因数 ( $\tan \delta$ ) 大约为 0.001。这些特点都使它在高稳定性要求的应用中具有绝对的优势，当然在某些情况下也可以选择使用聚碳酸酯电容。

### X5R 和 X7R

X7R 是一个相当稳定的具有高介电常数(高  $K$  值)的电介质,它允许电容值在合理的封装尺寸内达到  $1 \mu\text{F}$ 。它可以用在与 COG 电容相同的温度范围中,但它的非线性以及在这个范围内电容和损耗因数的变化都十分显著。X5R 比 X7R 具有较低的高温限制(参见表 3.4)。损耗因数在  $20^\circ\text{C}$ , 1 kHz 时为 0.025。电容和损耗因数也随施加的电压和频率的变化而变化,其变化值可高达 10%,它不适用于许多的电路应用中,通常只用于耦合和去耦电路。

表 3.4 二类陶瓷电容的温度特性 (EIA 198-1;-2;-3)

低温限制	高温限制	电容的最大偏差(%, $25^\circ\text{C}$ )
X = $-55^\circ\text{C}$	4 = $+65^\circ\text{C}$	P = $\pm 10\%$
Y = $-30^\circ\text{C}$	5 = $85^\circ\text{C}$	R = $\pm 15\%$
Z = $+10^\circ\text{C}$	6 = $+105^\circ\text{C}$	S = $\pm 22\%$
	7 = $+125^\circ\text{C}$	T = $+22/-33\%$
	8 = $+150^\circ\text{C}$	U = $+22/-56\%$
		V = $+22/82\%$

### Y5V 和 Z5U

与前两种比较,Y5V/Z5U 电介质的表现就非常差。其电容会随温度和施加电压的变化而有超过 50% 的改变;Z5U 的额定温度范围仅为  $+10^\circ\text{C}$  到  $+80^\circ\text{C}$ ,当然它也能用在较低的温度中。Y5V 电介质可以将这个温度范围向下扩展到  $-30^\circ\text{C}$ 。其损耗因数类似于 X7R。初始容差可以宽到  $-20\%$  和  $+80\%$ 。工作电压限制为 100 V。实际上,这些陶瓷介质惟一的补偿特性是它们的高介电常数,它的电容值可以高达  $2.2 \mu\text{F}$ 。它们在性能上的限制,意味着这类电容的真正的应用是在 IC 去耦电路中;然而,单独这一块市场就会有数百万单元的需求,所以这类电容仍有广泛的用途。



### 3.3.3 单层陶瓷电容器

与多层相比，单层陶瓷电容器的发源地主要是欧洲和日本。介质材料的厚度和类型有众多的选择，所以属于这一类的电容器其品种也是相当广泛的。

#### 阻挡层

阻挡层陶瓷使用带有表面层氧化物的半导电介质，它形成两个非常薄的电介质层有效的串联。形成层的厚度决定了电容和工作的电压，所以对于一个给定尺寸的电容和电压是成反比的。击穿电压低，损耗因数高，并且电容值会随温度、电压和频率的变化有较大的变化。其惟一优于 Y5V 多层电容的性能是它的成本。

#### 低介电常数和高介电常数介质

使用低介电常数和高介电常数介质材料的其他类型的单层陶瓷，通常由类型 1 或类型 2（或 1 类/2 类）来区分。

类型 1 介质的温度系数具有从 +100 ppm/°C 至 -1500 ppm/°C 或更大的变化范围，它取决于陶瓷材料的成分。温度系数相当线性，电容值相对于电压和频率是稳定的。在高频的低损耗因数（一般在 1MHz 为  $1.5 \times 10^{-3}$ ）的电容允许大量使用在 RF 应用中。由于它们的低介电常数，其电容范围可以从低于 1 pF 扩展到大约 500 pF。

类型 2 介质使用铁电材料，通常是钛酸钡，这样可以得到非常高的介电常数，但它是以电容值和损耗因数会随电压、频率、温度和老化因素变化的可变性为代价的。在多层元件中使用的 X7R 和 Z5U 介质，也可以在单层类型 2 的许多材料中使用。每个制造商有他们自己独特的陶瓷配方，如果应用需要特定的电容和/或损耗因数的严格条件，那么通过仔细查看制造商发布的性能曲线，也得到所需要的元件。常见的电容取值范围为从 100 pF ~ 47 nF。通过增加介质的厚度并相应增加电极板的面积，工作电压可以扩展到千伏级区域。

### 3.3.4 电解电容器

电解电容器是电容器的最后一个子类型。这个子类中最流行的种类是非固体铝电解电容器。它们可从许多提供商手中得到，并可以用到许多的电路应用中。有两个主要的特性对所有的电解电容器是共同的：对一个给定的体积，电解电容给出非常高的电容值，并且它们是极化的。通用的铝电解电容器其电容范围可以从 1 ~ 4700  $\mu\text{F}$ 。大功率的电解电容器则可以达到数万微法；而小型的电解电容器也可以低于 0.1  $\mu\text{F}$ ，它在大小和价格方面都能与膜和陶瓷类型电容器相竞争。

#### 结构

非固体铝电解电容器的结构是将一个加工过的铝箔长条绕在一个圆柱体上并包装起来

构成的(参见图 3.13)。其介质是电化学氧化铝形成的铝氧化物 ( $\text{Al}_2\text{O}_3$ )。基底金属(阳极)安装在一侧,而包含在多孔纸衬垫内的离子导电电解质在另一侧。电解质本身由另一个铝电极安装形成阴极连接。




图 3.13 电解电容器的结构

通常需要将电极腐蚀以增加它们的有效表面面积,从而增加每单位体积内的电容量,因此,现在使用的电解电容器有时也被称为“腐蚀的铝”。由于电解质是离子导体,因此施加电压的极性不能接反,否则氢将在阳极处分离并形成破坏性过压。 $\text{Al}_2\text{O}_3$  介质的厚度是由电化学过程期间施加的电压所确定的,为了避免使用期间介质进一步增厚(导致再次破坏性的结果),电容的工作电压必须保持在低于该电压一个适当的安全系数处,这个电压值决定该元件的额定电压。一些制造商可能只给出一个“浪涌”电压的额定值,这是一个电压的有效值,它没有考虑工作时的安全系数。

固体的铝电解电容器是一个变体,其中阴极由一个锰氧化物半导体层形成,并通过一个腐蚀的铝电极相连接。虽然在原则上允许一些反极性的连接应用,但不建议这么做,因为由于湿气的影响,一些离子反应仍可能会出现。

### 漏电

电解电容器的重要电解特性是由应用所决定的,它主要包括两个应用区域:一般用途的耦合和去耦合,以及电源滤波中的应用。在第一个领域中,最重要的参数通常是漏电流,在定时电路中这一参数尤其重要,在那里它将决定最大可达到的时间常数。一般用途电容元件其漏电流通常在  $0.01 \text{ CV}$  和  $0.03 \text{ CV } \mu\text{A}$  之间,其中  $C$  和  $V$  是额定电容和工作电压。许多制造商提供具有低漏电特性的产品,通常这一参数指定为  $0.002 \text{ CV } \mu\text{A}$ 。另外,漏电流是一个定义相当明确的、施加电压的函数,在大约 40% 额定电压时,它会跌落到其额定值的  $1/10$ ,所以低漏电特性可以通过使该元件欠载运行来获得。漏电也与温度相关,当运行在最高工作温度时,其漏电可能会十倍于  $25^\circ\text{C}$  时的额定值。它也是一个与使用时间相关的函数(参见后面的“寿命”);当初次将电压施加到一个新元件上时,它的漏电会比较高。

### 脉动电流和 ESR

对于电源滤波器的应用,漏电因素并不重要,这时必须考虑另外的两个因素,脉动电流( $I_R$ )和等效串联电阻(ESR)。脉动电流是指流过作为滤波器电容的交变电流,对于交流市电

电源其频率通常是  $100/120\text{ Hz}^{\text{①}}$ ，而对开关模式的电源则是工作在开关频率上。它在该电容器阻抗的电阻部分 (ESR) 上会形成一个功率耗散，造成电容器内部温度的上升，并且这个功率耗散会限制该电容器的 IR 额定值。所以，在为所有电解电容器发布的参数中都包括一个必须遵守的 IR 额定值。随着频率的增加和温度的降低，该额定值会增加到某个极限。但要注意，该额定值通常是作为均方根值来发布的，而实际的脉动波形经常不是正弦波形式，所以为了这个差别必须给出一个校正因数。

出于对热耗散的考虑，特别是在对滤波器电路进行设计、应用时，必须要选择具有比电路参数期望更高的电压和电容额定值的器件。

ESR 值 (参见图 3.14) 是重要的，因为它提供了 IR 的额定值，并限制了电容器的有效高频阻抗。这一点在高频开关电源的设计中尤为重要，其中输出的脉动电压是由输出电容的 RSR 而不是它的绝对电容值决定的。一些制造商现在提供特别低的 ESR 级别是专门针对这些应用的。非固体电解电容器的 ESR 会随着工作温度降到  $0^{\circ}\text{C}$  以下而急剧增加，在实际耗散较低的电路中，这可能会是一个问题。电解电容器的高性能工作范围在其“阻抗比”的技术说明中包含这个参数，从某些零下的温度到  $20^{\circ}\text{C}$ ，ESR 的比值通常大约为 3 或 4，但也可能更坏。固体电解电容器在同样的范围里不提供这一性能。




图 3.14 电容器等效串联电阻

#### 温度和寿命

在陶瓷和膜类型中讨论的电容器特性，在电解电容器上通常会表现得更差。很少会发布有关电解电容器的电容/温度曲线，对于非固体类型的电容器在工作温度范围内可能变化的非线性大约为  $\pm 20\%$ ，电容会随温度降低而降低；而固体电容器的性能要好两倍。损耗因数在  $20^{\circ}\text{C}$ ， $100\text{ Hz}$  时大约是  $0.1 \sim 0.3$ ，但随温度降低和频率增高变得更差，更高的电压额定值会具有更低的损耗因数。温度范围一般为  $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ ，某些类型的电容其额定温度可以扩展为  $-55^{\circ}\text{C} \sim 105^{\circ}\text{C}$  或  $125^{\circ}\text{C}$ 。电解电容器的寿命是个问题，它表现在两个方面，非固体的电解电容器需要面对电介质的最终干枯，它是工作温度和元件整体密封性能的一个函数。通常，这类电容器的寿命将随工作温度的降低而增加，温度每降  $10^{\circ}\text{C}$  寿命将增加一倍。而固体电解类电容器将不存在这一失效机制。

<sup>①</sup>原文如此，可能为英国某些地区的地方标准——译者注。

第二个问题是存放的寿命。非固体铝电解电容器是少数几种不使用就会退化的电子元件之一。如果该类元件被长期存放没有工作极化,其电介质  $\text{Al}_2\text{O}_3$  膜就可能退化,从而导致漏电的增加。该效应取决于温度和存放时间的长短,通常在  $25^\circ\text{C}$  下以年来计算。对于这种已出现退化的电容器,在必要时可以通过一个限流电阻施加一个重构电压来“改善”。同时,在一般不存在极性电压的电路设计中使用这种类型的电解电容器也是不明智的。在使用可能被存储一两年的产品的设计中,应该考虑元件在其寿命的结束前所承受的最大漏电流。

#### 大小和质量

除了少数与变压器共同使用的电路外,铝电解电容器的一个明显缺点是,它们经常是电路中体积最大和质量最大的元件。这意味着当组件振动时,它们将会是一个薄弱环节。应该小心地选择适合的元件,不仅是它们的电气特性,还有它们连接端的机械强度,通常这会是惟一的固定元件的方式;或者根据需要提供额外的固定安装方法。

### 3.3.5 固体钽电解电容器

固体钽电解电容器通常具有铝电解电容器所不具备的各种性能、结构和可靠性。固体钽电解电容器的结构类似于固体铝电解电容器的类型,它使用一个二氧化锰电介质和烧结的钽粉做阳极。它们可以提供的温度范围从  $-55^\circ\text{C} \sim 85^\circ\text{C}$  或更高,可达  $125^\circ\text{C}$ ,并且拥有极高的可靠性,所以,它总是用于军用电路的应用。

固体钽电容的漏电流大约为  $0.01 \text{ CV } \mu\text{A}$ ,可与品质好的铝电解电容器相比拟,损耗因数在  $0.04 \sim 0.1$  之间,大约比铝电解电容器好两倍。其电容值在工作温度范围随温度的变化约为  $\pm 15\%$ ,好的固体钽电解电容器可以达到  $\pm 3\%$ 。在工作电压的部分区域中可以施加反向电压,这扩展了电容的应用范围。在一个特定的应用中,树脂浸渍的钽珠结构通常可以在价格、性能和尺寸等方面给出最佳的折中,并且,钽珠电容可从众多的制造商那里得到。

#### 钽片状电容器

钽电容器的一个主要优点是它们可以封装得比铝电解电容器小很多。这意味着它们更适合于表面安装的产品,并且多数小的 **SM** 电解电容器都是钽类型。电容值可从  $0.1 \sim 470 \mu\text{F}$ 。

但这些元件会受一个不常见问题的影响:钽是一种稀有的材料,因而存在有供给的问题,订购这类元件要半年或更长的时间。为此,一些设计师会不适宜地看待钽电容,并会最小化对它们的使用,或至少要求所选择的类型可以有多个供货方。一种新的材料,铌氧化物被提出用做钽材料的一种代替品,它不会遇到供给的问题,但它的电气特性并不那么吸引人。

### 3.3.6 电容器的应用

与电阻器一样,一个电容元件所能提供的实际容值只是相对于它的标记值而言。电路设计的艺术在于了解哪些元件必须精细指定,而哪些元件则可以拥有较大的容差。

值漂移

实际的电容值会随初始的容差、温度、施加电压、频率和时间而发生变化。

$$C_{\text{实际}} = C_{\text{标称}} \times [\pm \text{容差}] \cdot [\pm \Delta T \times \text{温度系数}] \cdot [\pm \Delta V \times \text{电压系数}] \cdot [\pm \Delta f \times \text{频率系数}] [t \times \text{老化系数}]$$

取一个标称  $0.1 \mu\text{F}$  的 Z5U 多层陶瓷电容器, 其额定电压为  $50 \text{ V}$ 。初始容差为  $-20\%$  和  $+80\%$ ; 温度系数为  $+22\%$ , 最大  $-56\%$ 。温度范围  $+10^\circ\text{C} \sim +85^\circ\text{C}$ ; 电容电压系数在  $60\%$  额定电压处降低电容值的  $35\%$ ; 频率特性在  $10 \text{ kHz}$  降低电容值  $3\%$ , 在  $100 \text{ kHz}$  为  $6\%$ ; 并且老化特性在  $1000$  小时后降低电容值的  $6\%$ 。它运行在工作频率  $10 \text{ kHz}$  和  $100 \text{ kHz}$  之间的电路中, 工作温度涉及它的整个温度范围, 施加的电压从  $5 \sim 30 \text{ V}$  变化。它的实际值的最坏的极限情况将是:

- a)  $0.1 \mu\text{F} \times 1.8 [\text{最大容差}] \times 1.22 [\text{最大正温度系数}] \times 1.0 [\text{最大电压系数}] \times 1.0 [\text{频率系数, 直流}]$   
 $= 0.219 \mu\text{F}$
- b)  $0.1 \mu\text{F} \times 0.8 [\text{最小容差}] \times 0.44 [\text{最大负温度系数}] \times 0.65 [\text{最小电压系数}] \times 0.94 [\text{最小频率系数}] \times 0.94 [1000 \text{ 小时老化}]$   
 $= 0.0202 \mu\text{F}$

换言之, 一个  $11:1$  的变化。在这里, 那个  $0.1 \mu\text{F}$  的电容器在哪里? 至少可以肯定的是, 这个电容不可能是  $0.1 \mu\text{F}$ 。

现在重复对一个具有同样值、并额定  $63 \text{ V}$  的  $10\%$  聚碳酸酯电容 (个头较大) 和额定  $35 \text{ V}$ ,  $20\%$  钽珠电解电容器 (尺寸粗略相同但是极化的) 进行计算。所有三种类型的电容其价格大致相同。

聚碳酸酯 电容:

- a)  $0.1 \mu\text{F} \times 1.1 [\text{最大容差}] \times 1 [\text{最大正温度系数}] \times 1 [\text{最大电压系数}] \times 1 [\text{频率系数}]$   
 $= 0.11 \mu\text{F}$
- b)  $0.1 \mu\text{F} \times 0.9 [\text{最大容差}] \times 0.994 [\text{最大负温度系数}] \times 1 [\text{最小电压系数}] \times 1 [\text{最小频率系数}] \times 1 [\text{老化}]$   
 $= 0.089 \mu\text{F}$

钽珠电容:

- a)  $0.1 \mu\text{F} \times 1.2 [\text{最大容差}] \times 1.05 [\text{最大正温度系数}] \times 1 [\text{最大电压系数}] \times 1 [\text{最大频}$



率系数]


$$= 0.125 \mu\text{F}$$

b)  $0.1 \mu\text{F} \times 0.8$ [最小容差]  $\times 0.99$ [最大负温度系数]  $\times 1$ [最小电压系数]  $\times 0.5$ [最小频率系数]  $\times 0.95$ [老化]

$$= 0.038 \mu\text{F}$$

聚碳酸酯的性能由它的初始容差支配；钽珠在高频段表现出了最坏的性能。显然，这些  $0.1 \mu\text{F}$  的电容类型要比其他的类型更好！

上面引用的条件是相当极端的情况，特别是宽泛的电压范围和频率偏移。但是在某些应用中，电路中电容器性能的微妙变化，都会对电路的运行产生极其严重的影响。下面来考虑简单的运放积分器。



输出电压遵循规律：

$$V_{\text{out}} = -V_{\text{in}} \times t / CR$$

通常假定  $C$  和  $R$  是恒定的，所以，如果  $V_{\text{in}}$  也是恒定的话，输出电压的斜率也是随时间线性变化的。但是如果该积分器的输出在一个较宽范围波动，比如说在上面的例子中描述的  $5 \sim 30 \text{ V}$ ， $C$  可能不是恒定的，它将随两端电压变化而变化。这个影响在精确定时电路或一个被用来测量另一个电压（比如在某些 **AD** 转换器中）线性斜率电路中是显著的。**Z5U** 陶瓷电容会引入巨大的非线性；甚至使用 **X7R** 也会有一个不佳的表现。

对于该影响，最好的解决办法是选择适当介质类型的电容和/或使其工作在欠载状态下，即使用一个  $100 \text{ V}$  额定的电容和不超过  $1 \text{ V}$  的斜率。塑料膜可能是一个最佳选择，而聚碳酸酯对温度系数和频率稳定性是最佳的，它所引入的非线性是可忽略不计的。

**NPO/COG** 陶瓷、聚碳酸酯、聚苯乙烯和聚丙烯类型的电容，最适合于对电容器稳定性有要求的电路，尤其是定时、调谐和振荡器电路，因为它们的电容值很少受温度和老化的影响。当然这些类型的电容器只能提供较低的容值范围（**pF** 或 **nF**——只有聚碳酸酯可以提供出  $\mu\text{F}$  的量级，并且这时尺寸通常会是一个问题），所以它们都更适合于更高的工作频率。对于需要稳定的长时间定时，通常最好的方案是使用数字分频器链将一个高频率定时进行分频得到，而不是使用大容值的电容器，或者期望电解电容器具有很好的稳定性。

### 3.3.7 串联电容器和直流漏电

在电容器电压额定值的取舍可能会隐藏着某些问题。正如前面所讨论的,出于可靠性的原因,让电容器工作在欠压状态,其性能会相对提高。如果某个特定的工作电压对于所选择的电容器类型来说太高的话,可以简单地将两个或多个电容器进行串联,这样可以相应地增加总的电压额定值,这似乎是合理的,但这时一定要考虑总的电容量的降低。

这种方式肯定是可行的,但它会需要使用更多的电容。电容器的等效电路(参见图 3.11)需要包括每个电容器的直流漏电阻  $R_{dc}$ ,如图 3.15 所示。附加在各个端子上的直流工作电压,它在电容器之间的分配不是按照电容的比率关系而是按两个  $R_{dc}$  数值的比。这些电阻是不确定的(除最小值外),它可能在两个标称相同的电容元件之间出现很大的不同。因为通常  $R_{dc}$  会很高,在好几万欧姆量级,并且其他的漏电阻因素[尤其是印制电路板存在的漏电(参见 2.4 节)]也会对其产生影响。其结果是跨每个电容器两端的实际电压是不可预测的,并且可能会高出额定电压许多。在使用电解电容器时,这一问题会表现得十分严重,因为电解电容的漏电流通常会很大而且会随温度和时间发生变化。




图 3.15 直流漏电阻

这一情况在某种程度上也会被电容器件自我校正,因为在大多数情况下,过压会造成漏电的增加,它反过来会使电容上的压降降低。这一问题的主要后果是实际电容器的工作电压将会是不可预测的,因此这一电容组合的可靠性会受到损害。一旦一个元件发生短路,则其他元件也将即刻因过高的电压并随之迅速击穿。

#### 添加泄漏电阻

对于这一问题,简单的解决办法是在每个电容器上放置一个电阻以减少直流漏电阻(参见图 3.16)的影响。这个泄漏电阻的大小要适当地低于电容中最小的漏电阻,这样电容两端工作电压的变化才会被保持在每个电容器的额定最大值电压以下。自然,这样会增加这一组合电路的漏电流,但这这个增加量通常是可以被接受的,尤其是这一应用是为一个高压滤波器设计时,其中存在有一定的额外漏电流是允许的。




图 3.16 漏电阻的屏蔽

实际上出于安全的原因,在一个高压滤波电容器两端设定一个“漏”电阻,这经常也是必要的。如果负载电阻很高,这时要将电容器两端的电压在电源关断后,泄放到一个安全的电平上,它可能会需要花上几秒钟甚至几分钟,这对修理或测试技术人员人身安全会造成一定的危险。使用一个泄漏电阻(或几个,如果一个单元的电压额定值不够的话)可以限定达到一个安全电压的最大放电时间,这是一个简单有效的办法。

### 3.3.8 介质吸收

前面提及的另一个影响是介质的吸收现象。如果一个电容器被充电到一个给定的电压,再短路它放电,然后再使之开路,它两端的电压将会从零开始朝原始电压升高。这就是电容器的“电压记忆”,因为介质分子中的偶极子需要时间在一个电场中排列自己。

这个效应是采样保持电路设计者最关心的问题。如果一个电容器已经保持了一个电压  $V_A$ ,然后再采样其范围另一端的电压  $V_B$ ,当返回到保持模式时(有效开路)它的电压将朝着旧的电压  $V_A$  呈指数性漂移(参见图 3.17)。




图 3.17 介质吸收漂移特性

该效应可以通过一个与主电容器进行并联的额外电路来模拟,等效电路中的  $R_d C_d$  (参见图 3.11)。 $R_d C_d$  有一个长的时间常数,当该电容器开路时慢慢地将电荷转移到  $C$ 。 $t \gg t_s$  引用的介质吸收系数为  $\Delta V / V_A - V_B$ 。如果旧电压( $V_A$ )的保持时间短,或如果测量是在采样之后立即进行,而不是几倍的  $t_s$  之后,在典型电路中介质的吸收引起的误差将降低。同时,对电容器类型的选择也是一个需要考虑的因素,使用容易获得的介质聚苯乙烯和聚丙烯电容将是最好的选择,它提供的介质吸收因数为 0.01% ~ 0.02%。

### 3.3.9 电容器的自谐振

当电容器被用在高频电路中时,另一个因素将会起作用,这就是自谐振频率(s.r.f.)。在电容器等效电路中包含有理想电容  $C$ ,等效串联电阻和等效串联电感(ESL)。这三个元件组成了一个低  $Q$  值的串联调谐电路,它的阻抗频率曲线具有图 3.18 所示的特性形状,在自谐振频率上表现为一个最小的阻抗。

在这里术语“高频”是相对的。所有的电容器都可以提供相同的基本曲线，但是对于一个  $47\ \mu\text{F}$  的钽电解电容器，其最小值可能会在  $500\ \text{kHz}$ ，并且零区也可能十分平坦，对于一个  $100\ \text{pF}$  的 COG 的片状陶瓷电容，其零区可能会在  $100\ \text{MHz}$  处并十分明显。




图 3.18 电容器的自谐振

ESL 由引线长度和本身的大小决定（引线长度包括连接印制电路的印制线到邻接电路节点的长度）。因此，小的、无引线的片状电容器可以给出最低的电感和最高的自谐振频率，而大的、引线电容器则具有较高的电感和较低的自谐振频率。许多制造商如果期望他们的元件可以被用于高频电路的话，将会发布阻抗/频率曲线。图 3.19 给出一个典型的比较，它比较了同等数值的小的聚酯膜、钽电解电容和多层陶瓷电容的性能。




图 3.19 塑料、陶瓷和钽  $0.1\ \mu\text{F}$  电容器的阻抗 - 频率特性

### 自谐振的后果


一个在自谐振频率之上应用的电容器，是一个有效的低  $Q$  值的电感器，所以，在 RF 电路中使用不恰当的元件可能会导致某些不可预测结果的出现。随着数字电路速度的提升，其工作的时钟频率可能会接近或超过用于电源去耦电容器（参见 6.1.4 节）的自谐振频率，这时这一问题就会频繁地出现。显然，一个自谐振频率为  $1\ \text{MHz}$  的钽电解电容器不适于作为  $10\sim 20\ \text{MHz}$  的时钟变化电路的去耦，但实现应用中，可以将容值较大的电解电容器与一

个容值较小(例如  $10\text{ nF}$ )的电容(如其自谐振频率在  $10\sim 100\text{ MHz}$  范围的陶瓷或膜电容器)并联使用。这样的组合在一个范围宽泛的频率上是有效的,并且该技术在宽带放大器电路中是十分常见的,但是还需要小心元件间可能形成的谐振,例如,高值元件的自感与低值电容器间的谐振。

### 3.4 电感器

不用意外,电感器(简称电感)的等效电路(参见图 3.20)与电容器的等效电路十分相像。所有实际中应用的元件在它们的等效组成中都会包含三个无源电路元素,  $R$ 、 $C$  和  $L$ 。电容器和电感器基本上都是属于能量储存器件,但在实际应用中电感器要比电容器更加远离理想描述的状况,所以,电感器很少普遍使用。另外,现有的电感器不像电容器那么普及,并且将来也不会有太多的供货商。

为此,要像对电阻器和电容器那样给出一个一览表是不切实可行的。通常电感器都是通过导磁材料上绕制导线而构成的,并且导磁材料的性能以及导线的直流电阻决定了电感器元件的性能。



$L$  是该器件的“理想”电感

$R_w$  是由于绕线和端子引起的串联电阻,随温度增加

$R_l$  是由磁芯损耗引起的等效并联电阻,它随频率、温度和电流变化

$C_p$  是绕组的固有电容,由该元件的构造方法决定

$R_w$  和  $R_l$  可以集中于一个等效电阻  $R_{eq}$ , 这种情况下,该元件的总损耗作为它的  $Q$  值引用,由  $\omega L/R_{eq}$  给定。 $Q$  的倒数是  $\tan \delta$ , 它是对电容器  $\tan \delta$  的模拟

图 3.20 电感器的等效电路

#### 3.4.1 导磁率

导磁率是导磁材料汇集磁通量能力的一种度量。空气(和其他非磁性材料)有一个相对导磁率( $\mu_r$ ),  $\mu_r$  为 1。卷绕在非磁性芯子上的电感器具有固有的低损耗,惟一的损耗是由于导线的电阻。遗憾的是,这类电感也只能提供是固有的低电感,通常它们只局限于高频和甚高频区域的应用。要获得一个大于  $100\text{ }\mu\text{H}$  不带磁芯的电感器就需要使用大量的绕制匝数,这样该元件会变得非常巨大或者绕制线变得难以处理的细。在低频段,绕组的电阻接近于感抗,使得该线圈实际上没有太大的用途。有些应用有时也会需要大的空芯线圈,其中对于使用大直流电流的场合就需要使用稳定的低损耗电感。



大多数在低中频电路中使用的电感器会要求有更高的感值，这时必须要使用磁芯。通过使用相对导磁率达到几千数量级的材料，可以很容易绕制几亨利的小电感。但是正如可以预见的，这样的电感也是有缺陷的：

- 高磁导率材料会引入自身的损耗，从而降低了可获得的  $Q$  值。
- 该材料会随着磁场的增加而降低导磁率，这就是所谓的“饱和”状态，它意味着在大功率电平或高偏置电流的作用下，电感会下降。
- 材料的分子结构会在磁化的作用下轻微变化，从而造成“磁滞现象”，当磁场降至零时，它所表现的自身剩余磁通量，会取决于先前磁化的程度。
- 磁芯的绝对磁性或物理特性难以精确控制，所以元件电感取值的容差很宽，当然这一问题可以由在磁路中插入的空气隙来调节和控制。
- 导磁率和损耗会随温度而变化，“居里点”以上的磁性有时几乎会完全消失。

图 3.21 给出了一个铁氧体材料的磁通量与施加磁场之间的典型曲线（ $B-H$  曲线），并举例说明了饱和和磁滞现象的影响。在电感器设计中可以使用这样的曲线，它主要用来确定该元件的功率处理能力。




图 3.21 铁氧体的典型  $B-H$  曲线

#### 铁氧体

铁心的特性使人联想到以前看到过的高介电常数陶瓷介质的特性（随电压、温度和频率变化），实际上它们之间是有很多共同的相似点。最常用的铁心材料就是铁氧体，事实上，它是一种陶瓷类型的材料，像电容器中的陶瓷材料一样，它可以分化出许多个品种。铁氧体是  $\text{Fe}_2\text{O}_3$  和锰锌或镍锌氧化物混合制成的一种金属氧化物陶瓷，它可以挤压成各种铁心的形

① 1 高斯 (Gs) =  $10^{-4}$  T——编者注。

② 1 奥斯特 (Oe) = 79.577 A/m——编者注。

状。每个制造商都提供了不同的形状，通常也为大批量订购的客户专门提供专门的服务，但大多数的应用都是在一个相对小的标准类型范围中进行选择，这方便了从不同供货商的产品中进行的选择。两个最流行的铁心类型是 IEC 60431 的 RM 系列和中功率高频变压器的 E、EP 和 EC 系列。

锰锌铁氧体具有较高的导磁率，但它们的损耗会随频率的增加而迅速增加，这使得它们更适用于低频电路的应用。而镍锌铁氧体的导磁率较低，但它们较低的高频损耗，使得它们可应用于大约高达 200 MHz 频率环境。它们的电阻率会高出几个数量级，并且它们的居里点温度也更高。在这两种情况下，材料中的锰和锌或镍和锌的比例决定了材料的等级。

#### 铁粉

广泛使用的其他铁心材料是铁粉。这样的铁心是从非常细的羰基铁粉与黏结材料混合挤压而成的。通过挤压前在每个颗粒的表面创建一个绝缘层使铁心中的位移电流损耗最小化，但这一工艺会在磁路中引入了微小的间隙，它限制了材料的导磁率最大值只为 30 左右。同样的影响使得铁粉铁心非常难以达到饱和。铁粉的主要用途是高频调谐电路的铁心以及抑制器中的扼流圈，其中低饱和性能要比高电感更为重要。

### 3.4.2 电感器中的固有电容

通常线圈绕组不直接绕制在铁心上。除了机械上的不稳定性外，铁氧体的极高介电常数会增加绕组的固有电容  $C_p$ 。如果两者密切接触则会成倍增加。线圈架可以用来保持绕组与铁心之间很好地分隔，并最小化固有的电容。构建绕组的方法也会影响到固有电容：单层绕组具有最低的电容，但如果需要多层绕组，那么降低固有电容有两种方式：

- “不规则”或“波动”的卷绕，而不是在分离的层上构建。这比一层绕组能降低  $C_p$  大约 20%，但它需要使用更多的绕组空间。
- 对单个绕组可以使用一个多节的线圈架。但是这会占用更多的空间，但一个使用两节线圈架的绕组，可以降低  $C_p$  为单个绕组的 3 倍。

### 3.4.3 电感器的应用

电感器有三个主要应用：在调谐（谐振）电路中用做频率调整元件，在电源电路中通常用做储能元件，而在抑制电路中用做滤波器元件。每种应用都强调了电感器的不同特性，并要求采用不同的方法来进行电感器的设计。

#### 调谐电路

信号调谐电路要求有可预测的电感值和高  $Q$  值（低损耗）。通常它们不会承载较高的偏置电流，所以铁心饱和以及磁滞损耗不会成为问题。对于低频应用，使用铁氧体罐铁心是

最流行的设计,但对高频电路,使用(1 MHz 以上和更高)其他类型的铁氧体铁心或铁粉末铁心则会更好。为了获得最好的稳定性和初始容差,使用低导磁率的材料将是首选的。

与材料的内在稳定性一样,对于这些应用,考虑机械性能的稳定性的也是重要的。铁心的任何运动和变形或绕组相对于铁心的运动都将会影响到磁路的改变,从而影响电感量的大小。另外,任何对铁心进行的机械的、磁的或热的冲击都会引起导磁率的即刻改变,并随之伴随一个长的、缓慢的朝着原始值恢复。这就是所谓的“磁导率减落”。这些影响意味着在高冲击或高振动环境中需要获得稳定的电感量时,对铁心的各方面的特性必须非常仔细地进行考虑。通常可以将绕组、线圈架和铁心封装在清漆中,以增强其机械稳定性。固定用的封装化合物不应该选用高收缩的材料,它可能会在机械上损害脆弱的铁心。

#### 电源电路

用在开关电源中的储能扼流圈和电源变压器具有一套完全不同的重要参数。在这些应用中并不需要电感的稳定性,但需要较高的体积有效性。在扼流圈中存储的能量由  $L \cdot I^2$  给定,所以具有高饱和和高磁通量密度、允许更高磁化电流的材料是首选的。在更高的工作频率下磁滞成为主要的损耗因素,它限制了铁心的功率处理能力。磁路中的小间隙(通常由研磨铁心得到)可以以低的有效导磁率为代价从而获得更高的饱和。这些考虑要求,在应用中选择有间隙的锰锌铁氧体或铁粉末铁心,这些材料中的空气间隙是材料中固有的。

#### 抑制电路

与前面的应用相比,其中为了获得高  $Q$  值或高功率处理而需要较低的铁心损耗,如果它们有较高的损耗,扼流圈就会工作得最好。抑制电路不得不反射或吸收高频干扰的能量并且防止它被传播出抑制器的保护。扼流圈中吸收的能量越多,它的电路性能就越好。显然,高损耗铁氧体是这一应用中的最佳类型;所有用在预期的频率范围之上的铁氧体材料都具有较高的损耗,但现在已经可以得到针对这个用途而专门设计和特性化的材料。铁氧体珠(参见图 3.22)是一个极端应用的例子,其中的一段直线只不过在其上面串了一个珠子就使其变换成一个高频扼流圈。铁氧体中感应的损耗在高频时给该部件一个几十欧姆的复阻抗(电阻 + 电抗)。同样的原理被应用于单片铁氧体片状元件中,其中导体在铁氧体层之间通过,这样就可以创建一个表面安装元件。




图 3.22 铁氧体珠的等效电路和频率特性

### 3.4.4 电感瞬变的危险

一个与电感器应用相关的基本电路定律是关系式为：

$$V = -L \cdot di/dt$$

这就是说，实际上一个电感器两端的电压正比于通过它的电流变化的速率，它是许多电路设计中不可靠表现的原因。

考虑一个简单的电路：一个电感器与一个电阻器和一个开关串联，连接到一个直流电压源，如图 3.23 所示。



图 3.23 串联电感器-开关电路

当开关闭合时，通过电感器的电流将按照上述公式建立直到由  $R$  限制到稳态值  $V/R$ 。电路运行到这时，一直都还不错。但当开关打开时电路的表现会怎样呢？

这时通过电感器的电流会立即被切断而无处可去。这意味着  $di/dt$  的值为无限大。所以，按照公式，理论上这一电压会无限大而导致击穿。而实际发生的情况是：在开断的瞬间，电感会在电感器的两端感生出一个瞬变的大电压。这一电压的实际幅度并不是无限大，它是由该电感器的  $Q$  值和固有电容决定的，这一电容是疏导存储电流的惟一通路（除了漏电）。或者，如果固有电容小且瞬时变化足够大，它的幅度将由跨越开关的击穿电压所限制。这是任何使用这一设计的许多应用中电路不可靠性的基本来源（它也是多数汽车点火电路工作原理的基础）。作为一个例子，我们来讨论一下继电器中使用的线圈。

#### 继电器线圈

典型的继电器驱动电路中通常都有用于晶体管开关驱动的线圈（参见图 3.24）。关断时在 A 点看到的波形是一个阻尼的正弦波，它具有高的初始值和迅速消失的尾部。继电器线圈的等效电路是一个  $RLC$  调谐电路，其中的  $R$ ,  $L$  和  $C$  分别代表绕组电阻、电感和固有电容。阻尼振荡的周期由  $LC$  谐振频率所决定，波形的幅度和衰减时间常数由电路的  $Q$  值决定，即由  $R$ ,  $L$  和  $C$  决定。继电器线圈的电阻值是由它的制造商所指定的，其上的电感有时也被指定，而它的固有电容则从不指定。所以，要确定该瞬态峰值的惟一办法是在电路中进行测量。

常见的瞬态电压的幅度是要几倍于电源电压的。正如汽车电子学设计师所了解的那样，从 12 V 的电源上很可能得到几百伏的瞬态电压（参见 8.2 节）。如果晶体管开关有一个

小于瞬态峰值的集射极击穿电压，该晶体管将出现雪崩击穿并限制该电压的增加。通常的晶体管在失效前能够经受住重复的低能量的雪崩击穿，所以，在未对该电路进行充分分析之前，它看起来工作得似乎十分正常；只有当晶体管失效的发生率升高之后，才会引起设计人员的注意。到那时，该产品不可靠的名声可能已经建立起来了。




图 3.24 继电器驱动器和关断波形

当然，这个问题不仅局限于晶体管驱动电路。在许多应用中，包括那些使用小的开关触点来驱动一个大的开关线圈，例如一个舌簧继电器驱动一个大的继电器，或一个大的继电器驱动一个电流接触器。同样会出现感应的尖峰信号，如果对此不加预防将会导致低功率器件上开关触点的火花侵蚀，以及器件的过早失效。

#### 瞬变保护

遗憾的是，所有保护方法都需要使用额外的元件。每个方法都在寻找转移电感器上储能的电流而不产生大的瞬态电压的途径。图 3.25(a) 的二极管方法就是一种最简单的，并通常也是最好的方法。它将正向尖峰电压泄放到电源线上，并考虑到所有的实际应用将由开关处测到的正电压限制在电源电压的幅度上。而此二极管只需能够承受由线圈电阻限流的逆程电流的浪涌，并且二极管的电压额定值不必超过电源。注意，这样的设计会实质性地延长线圈的关断时间，因为在开关打开后储存的电感电流会继续流过二极管而保持一个短的时间，这可能会限制了继电器的应用性能。



图 3.25 感性瞬变保护

#### 负瞬变的保护

使用单个二极管进行箝位，不能保护在驱动开关电压低于 0 V 时的一个负向瞬变。对



于这一点,可以通过使用另外一个与开关串联的二极管或如图 3.25(b)所示的齐纳电路来进行防护。齐纳二极管可以箝位负向和正向瞬变电压,但是它的正向箝位作用要比单个二极管的效果差。这是因为它的指定击穿电压必须确保在电源电压最坏容差情况下形成的齐纳电压不会造成连续的导通,所以实际的箝位电压会不可避免地高出最佳参考值(参见 4.1.8 节)。在正常情况下,这不会成为问题,除非该开关的击穿电压已经接近电源电压,但无论如何这不是一个好的设计。齐纳二极管具有保护开关抵抗电源线瞬变的附加优点。它也能减轻线圈切断时间增长的影响。

#### 交流电路

二极管和齐纳方法都只能用在电源是一个有极性的直流电压的设计中。对于交流线圈则需要完全不同的保护方法,图 3.25(c)给出了可使用的缓冲器电路。实质上,就是在感应电流的通路中,放置一个  $RC$  网络(该网络可以跨接在开关上或线圈上,从而提供低的电源阻抗),这样电流将由电容的充电作用所吸收。电容被有效地与线圈的固有电容并联,使其扩容。电阻则限制了接通时放电的开关电流。

在这个电路设计中,应该仔细进行电容的选择,以确保它不会降低瞬变到一个可管理的水平,因为它会减缓开关的响应,并且还会增加开关打开时进入负载的电流。类似地,  $R$  应该尽可能高地与缓冲作用保持一致,因为当  $C$  放电时,电功率会在  $R$  和开关中损耗。缓冲器是一个流行的设计,用于交流电感箝位和许多其他的电路,如  $dV/dt$  限制器。对缓冲器中各个元件数值的计算会在 4.2.6 节中列出。

### 3.5 晶体和谐振器

长期以来石英晶体就已经广泛用做频率的确定元件。它小巧、坚固、精确并稳定。另外,像其他元件一样,它也有缺点。这一节中将在说明晶体的一些应用缺陷前简要地介绍一下晶体理论,并且还包括它更便宜但更流行的同类产品、陶瓷谐振器。

晶体(二氧化硅  $SiO_2$ )具有压电效应,可以根据机械压力产生一个方向性的相对电场,反之,当施加一个电场时可以引起一个跨晶体的相对作用力。当一个交变电压作用到晶体上时,将会引起它的振动,并且如果它的振动频率接近机械的谐振频率时,所产生的电场将被放大并可以用于稳定所施加的电压频率。

#### 切割角

电子电路中使用的晶体都是从人造晶体上切割出来的板或元件。该谐振器的特性完全取决于参照基本晶体主轴的切割角。 $X$  和  $Y$  切割单元,其中切割方向是与主轴正交的,表现有辅助谐振,这一谐振降低了元件的  $Q$  值并将可达频率范围的上限限制在相当低的位置。

此外, 这些切割方式形成的晶体其温度系数也比较大。

幸好, 一个特殊的切割角, 从主轴  $35^{\circ}21'$  即所谓的 **AT** 切割, 表现出的振动模式和其他模式间有非常小的耦合, 因此没有辅助的谐振并能在非常高的频率上工作。它的谐振频率直接受元件厚度的一个分数控制, 并且它的温度系数遵循立方加线性律, 它的实际斜率按照切割角的偏差而变化 (参见图 3.29)。**AT** 切割晶体是目前最广泛应用的晶体单元。其他的切割方式被用于一些特殊的应用。

### 3.5.1 谐振器

晶体等效电路是一个串联 *RLC* 调谐电路和一个并联电容 (参见图 3.26)。*C*, *L* 和 *R* 是晶体元件机械谐振特性的函数, 并且  $C_0$  是由于电极和端子所引入的静态电容。*C* 的取值很低 (千万亿分之一法拉量级) 而 *L* 的值很高 (亨利量级), *R* 对于高频单元通常具有几千欧姆, 它们组合的 *Q* 值非常高 (30000 ~ 100000)。因此, 相位角的变化会随谐振频率的接近而非常迅速地变化。所以, 作为一个振荡器反馈元件, 晶体只用一点频率漂移就能校正放大器的相位偏移。




图 3.26 晶体等效电路

$C_0$  比 *C* 大几百倍并且还随外部电路电容的增加而增加。晶体具有两种谐振模式: 串联和并联, 如图 3.27 所示。它们的谐振频率非常接近, 并由下式给出:

$$f_s = 1/2\pi \cdot \sqrt{LC}$$

和

$$f_p = 1/2\pi \cdot \sqrt{LC_s}$$

其中  $C_s$  是 *C* 和  $C_0$  的串联组合

并且  $C_p = C_0 + \text{外部电容}$

晶体可以工作在上述的任一模式中。在串联模式中, 该元件工作在低阻抗状态, 等效于 *R*; 通过插入外部串联电容它可以把频率从  $f_s$  向上拉一点。在并联模式下, 该元件工作在高阻抗并能通过添加外部并联电容将频率从  $f_s$  向下拉。在两种情况下对一个给定的外部电容, 从  $f_s$  的频率漂移是一样的。显然, 一个给定的谐振频率只能在外部电容已知时获得, 事实上所有晶体都有“负载”电容。如果实际电路电容被指定, 该单元只能工作在标记频率 (在一个给定容差内)。反之, 如果需要绝对准确, 频率可以通过使用一个可变负载电容来进行微调。




图 3.27 串联和并联谐振

### 3.5.2 振荡器电路

数字时钟振荡器通常有两个常用电路（参见图 3.28），每一电路工作在一种模式中。并联电路只适合于高阻抗（CMOS）器件而串联电路能够用于高阻抗或低阻抗器件。并联电路可以在非常小的功率应用中（电流低于  $1\ \mu\text{A}$ ）运行，但启动慢。它通常用于片上微处理器时钟振荡器和其他 CMOS 振荡器/分频器集成电路，如实时时钟。




图 3.28 典型的晶体振荡器

工作在线性状态的以  $R_f$  偏置的反相器，为了减少对输入偏置电流的影响， $R_f$  应该足够低，但为了不加重晶体的负载，它又应该足够高。一般取值为  $10\sim 15\ \text{M}\Omega$  是合理的。该晶体主要呈现为电感，并在反馈环路中提供  $180^\circ$  相移。 $C_1$  和  $C_2$  与电路杂散电容（放大器输入和印制电路印制线电容，好的设计布局其最大为  $10\ \text{pF}$ ）串联形成该晶体的负载电容。比值  $C_2:C_1$  通常为  $3:1$  量级，如果需要频率微调， $C_2$  是可变的。

#### 驱动电平电阻

$R_a$  是一个重要元件，在没有进行适当考虑时不应该被忽略。它是用来给晶体设置驱动电平的。驱动电平太高将导致电路工作频率不稳定并可能损坏晶体元件。电平太低将使得该振荡器启动变慢，对于活动性能低的单元也许可能造成不启动，并且易受干扰。典型的 AT 切割晶体有一个最大驱动电平为  $0.5\sim 1\ \text{mW}$ 。一些电路（例如低功率的片上 CMOS 振荡

器自身具有足够高的输出阻抗使得  $R_L$  可以不必要使用，但这通常不会出现在分立门的振荡器中。对于钟表晶体单元(32.768 kHz)  $R_L$  应该为几兆欧姆。

#### 串联电路

一些应用可能受并联振荡器电路的慢启动时间(可能高达 1 s)的阻碍。通常晶体都有一个非常高的  $Q$  值，并且如果是为了考虑频率的稳定性或保存电流而降低驱动电平，这时对于到达工作电平所花时间是可估计的。但在微处理器时钟电路的设计中，这种设计也许是不能接受的，在那里，都会要求时钟在加电时就立即出现。对于这样的应用，使晶体工作在一个低阻抗并具有最小相移的串联振荡器是更为可取的。它的主要缺点是需要使用大的电源电流。对于驱动电路的应用也要受到同样的约束。注意该元件的有效串联电阻，它等效于它的动态电阻  $R$ ，对于不同的单元可能会有变化。这个参数被扩展两三倍是很常见的，所以用一个比引用值高三倍的  $R$  设计，以确保启动是明智的。

#### 布局

电路板的布局也很重要，尤其是对并联模式。晶体两端的额外电容应该最小，因为这将增加环路增益和短期的稳定性。振荡器电路和其他电路，尤其是逻辑开关电路之间应该耦合，因为这会降低寄生振荡的可能性。用围绕晶体的接地印制线来缓冲其他印制线的影响也是可取的；不要让逻辑信号接近或通过振荡器电路，因为它们会耦合进高阻抗节点并引起频率的不稳定或抖动。

### 3.5.3 温度

最后，要了解的是温度系数。AT切割的温度律是立方律(参见图 3.29)并且如果对切割角进行仔细选择，在室温下可以十分平坦，但它在接近温度极限时会迅速变坏。晶体可以在它的额定温度之外振荡(通常)但频率稳定性将恶化。

音叉晶体(普遍存在的 32.768 kHz 类型，普遍用作实时的时钟)具有一个抛物线的曲线，大约  $-0.04 \text{ ppm}/^\circ\text{C}^2$ 。转折温度大约  $25^\circ\text{C}$ ，这意味着对于数字钟表的应用(手腕温度大约维持这个值)，它是理想的并十分稳定。将这类晶体应用到一个工业的实时时钟电路，在温度范围达到极端值时，希望它守时是不可能的：在  $+85^\circ\text{C}$  和在  $-35^\circ\text{C}$ 。它低达 144 ppm，代表每天损失 12 s。警告：这时必须要使用 AT 切割的晶体。

### 3.5.4 陶瓷谐振器

石英晶体的一个便宜的替代品是陶瓷谐振器。这个器件使用压电陶瓷的机械谐振，典型的锆钛酸钡(PZT)，其频率取决于选择的谐振频率以各种机械模式振动。频率范围近似为：

30 kHz ~ 1 MHz: 纵向模式  
 100 kHz ~ 2 MHz: 面积模式  
 1 MHz ~ 101 MHz: 剪切厚度模式  
 2 MHz ~ 100 MHz: 扩充厚度模式  
 10 MHz ~ 1 GHz: 声表面波模式

陶瓷谐振器的等效电路与石英晶体的等效电路是一样的 (参见图 3.26) 但元件的  $Q$  值要低一个数量级。就振荡器频率准确性而言, 该谐振器处于石英晶体和  $LC$  谐振电路之间。谐振器的温度系数在  $10^{-5}/^{\circ}\text{C}$  量级, 石英晶体能达到  $1 \times 10^{-6}/^{\circ}\text{C}$ , 而  $LC$  电路为  $10^{-3} \sim 10^{-4}/^{\circ}\text{C}$ 。它的初始频率容差为  $\pm 0.5\%$  量级, 而石英晶体通常为  $\pm 0.003\%$ ; 使用  $LC$  电路要达到这些数字需要一个微调。另一方面, 该谐振器便宜并比石英晶体更小, 能够使用在同样或类似的振荡器电路中。




图 3.29 AT 切割频率/温度曲线 (来源: ECM Electronics)



如图 3.28 中所示的负载电容对防止寄生振荡模式是必需的，制造商建议振荡电路设计应该遵守这一要求。谐振器的另一个优点是它的  $Q$  值低。振荡启动比等效的晶体更迅速，使得它对振荡器电源关闭需长时间在“休眠”模式的应用具有吸引力。

所有这些特性使得陶瓷谐振器成为中低性能数字产品的频率控制的首选元件，它们通常都只需要一个稳定的时钟频率，但不需要绝对准确或密切控制温度系数。陶瓷谐振器可以批量生产，并可获得大范围的标准频率，它也可以匹配特殊用户应用的需求，比如 DTMF（电话拨号音）发生器、电视机遥控单元以及音频系统电路中。

## 第 4 章 有源元件

本章将集中介绍电子设计中广泛使用的分立半导体元件。尽管把分立半导体元件集成专用集成电路(ASIC)正不断地成为一种趋势,同时尽可能用数字信号处理来代替许多模拟功能也正成为一种趋势,但是当上述方案不可行或不经济时,仍需要分立的模拟电路。尽管集成电路可以表示同样的基本特性,但是熟悉实际元件的特性还是必要的。

本章将介绍常见的二端元件和三端元件:二极管、晶闸管、双向晶闸管、晶体管、场效应管和绝缘栅双极型晶体管。

### 4.1 二极管

二极管是一个二端元件,它的特性是单向导电性。传统的二极管是由 P 型和 N 型硅连接在一起形成的。理想的器件具有“砖墙”型的伏安特性;如果以足够大的刻度观察,实际的硅二极管具有近似于“砖墙”的指数特性(参见图 4.1)。




图 4.1 理想的和实际二极管特性

#### 4.1.1 正向偏置

首先要注意的是正向电压  $V_F$  既不是常数又不为零。它取决于两个决定性因素,正向电流  $I_F$  和温度  $T$ 。它们通过方程:

$$I_F = I_S [\exp(V_F \cdot q/kT) - 1] \quad (4.1)$$

联系起来。此方程称为“二极管方程”或 Ebers-Moll 方程,可用来表明整个半导体电子学中的大多数基本的数学表达式。参数  $q$  和  $k$  分别是每热力学温度下电子电量  $1.6 \times 10^{-19} \text{ C}$  和玻尔兹曼常数  $1.38 \times 10^{-23} \text{ J}$ 。 $T$  是热力学温度。表达式  $kT/q$  在  $20^\circ\text{C}$  时大约为  $0.025 \text{ V}$ ,而且是一些硅 PN 结特性的根源。 $I_S$  是饱和电流,它取决于器件和温度。

通常认为任何硅二极管的  $V_F$  压降为  $0.6\text{ V}$ 。这是因为在大多数  $I_F$  的取值范围里,  $V_F$  都始终接近这个值。但是如果  $I_F$  在微安或纳安级, 那么  $V_F$  近似为零, 并且电阻斜率  $V_F/I_F$  很高。二极管的特性更像一个非线性电阻而不是整流器件。在室温下, 电阻的斜率可以达到  $0.025/I_F$  欧姆。如果  $I_F$  接近它的最大限度, 对于小信号二极管来说为几百毫安时, 那么  $V_F$  可达到  $1\text{ V}$ , 并且器件开始有很大的功率损耗。

#### 正向电流

最大的正向电流  $I_{F\max}$  受功耗  $I_F \cdot V_F$  的限制。这导致 PN 结温度的升高, 通常在  $125^\circ\text{C}$  和  $200^\circ\text{C}$  之间, 不能超过最大值。二极管的额定值是为连续工作设定的, 但当消耗的平均功耗取决于占空比 ( $P_{\text{avg}} = D \cdot P_{\text{pk}}$ ) 时, 对脉冲应用它可能超过该额定值。整流二极管也具有浪涌电流的特性, 它可以超过平均电流的  $30 \sim 70$  倍。有关的说明指的是典型的浪涌持续时间。通常, 对于美国产的整流器提供的是  $8.33\text{ ms}$ , 它是美国的  $60\text{ Hz}$  电网频率的半个周期时间。如果没有电流-时间曲线能通过采用  $I^2 t$  的乘积对其他时间值推断出一个限值, 那么当考虑到电源接通时的浪涌时, 当充电电容器从零开始充电时, 这个说明还是重要的。记住当超过  $I_{F\max}$  时,  $V_F$  随  $I_F$  的升高持续升高。




图 4.2 二极管符号①

#### 正向电压对温度的依赖关系


正向电压的另一个控制量是温度。二极管方程的  $I_s$  有一个指数的温度关系变量, 它控制着器件的电压温度系数, 对于硅器件直流时此系数大约是  $-2\text{ mV}/^\circ\text{C}$ 。这个特性有很多适合的应用以及一些不好的影响。例如, 它意味着  $V_F$  与  $I_F$  的关系不是简单的指数关系, 而是

①本书为国外引进图书, 有可能在部分插图中不符合国家标准。为使读者与原文版本对照查询。在编辑加工中基本上保留了原图格式——编者注。


由于电流流过器件时使它受热，导致温度和电流之间的复杂关系。由此，在脉冲条件下测量的  $V_F/I_F$  的曲线通常被认为是“瞬时的”，如果这些曲线被用于稳态工作，有可能引起混淆。

即使二极管工作在直流情况下，电压温度系数假设  $V_F$  为稳态值也是不可能的。这里有一个二极管用于线性电路时的推论。

作为一个简单的例子，可以使用二极管让分压器产生整流（单向）的特性。由于增加了  $V_F$ ，分压器的关系式立刻就变得复杂了。在工业温度的  $0 \sim 70^\circ\text{C}$  范围内， $V_F$  大约为  $150\text{ mV}$ 。如果  $R1$  和  $R2$  为  $10\text{ k}\Omega$ ， $V_{in}$  为  $+5\text{ V}$ ， $V_F$  取  $0.45 \sim 0.6\text{ V}$ ，那么  $V_o$  在温度范围内会从  $2.275\text{ V}$  变到  $2.2\text{ V}$ （它不是  $V_{in}$  的一半）。



实际上，如果在某些误差的情况下，硅二极管确实可以制成廉价的且可恢复的温度传感器。而且，相邻很近的两个结可以随着  $V_F$  的重复变化而变化，在必要时可以考虑非常简单的温度补偿。这些特点通常适用于所有的硅 PN 结，比如，可以采用一对硅二极管补偿单个三极管放大状态的直流条件，如图 4.3 所示。



只要偏置电阻  $R1$  和  $R2$  相等，二极管的正向电压 ( $2V_F$ ) 对三极管的基极 - 发射极电压  $V_{BE}$  进行补偿，以至于发射极电流只取决于  $R_E$ 。

$$V_B = \left[ \frac{R2}{(R1 + R2)} \right] \cdot V_S - 2V_F + 2V_F$$

$$I_E \approx (V_B - V_{BE}) / R_E = \left[ \frac{R2}{(R1 + R2)} \cdot V_S - V_S \right] \cdot R_E$$

如果  $V_{BE} \approx V_F$  及  $R1 = R2$

图 4.3 采用偏置二极管的温度补偿

注意由于组合的正向电压除以电阻之比，所以这个电路要求两个二极管以及它们的偏置电阻必须是相等的。补偿是不精确的，原因是二极管和三极管的结不是在相同的温度下，它们通常不流过同样的电流。如果  $R1 \gg R2$ ，那么去掉一个二极管进行粗略的温度补偿是可能的，这可能很适合你的应用。换言之，采用双三极管保证相同的结温度，采用更复杂的电路以获得更精确的温度补偿。由于外部的晶体管本来是任意的且在同一个芯片上，非常有可能达到要求的温度，所以对于多数运放的温度补偿方法来说，后者是基础。

#### 4.1.2 反向偏置

至此我们只考虑了施加于正向电压的正向特性。理想的二极管会阻止反方向的所有电流。实际的二极管不是这样的，有两个主要的反向特性，反向漏电流  $I_R$  和反向击穿电压  $V_{BR}$ 。在反向时直到接近  $V_{BR}$  时二极管方程(4.1)成立；在低电压区  $I_R$  与  $I_S$  几乎相等。

##### 击穿

$V_{BR}$  是反向偏置能耐不住外加电场时的电压。在此时，发生雪崩击穿，并且会有受外部电源阻抗限制的电流流过。如果器件的最大功耗超过破坏结时的功耗。正常工作的二极管，与稳压二极管相反，总是工作为比  $V_{BR}$  略低的反向电压。

通常的过电压变化是感应的转向瞬变（参看 3.4.4 节），此时二极管被特意或不特意地用于阻止该瞬变。由于击穿时消耗的能量可能小于破坏二极管所需的能量，以至于在设计阶段击穿可以被忽略不计，所以预测瞬变电压的最大值可能很困难。二极管是可利用的，它具有经得住雪崩击穿的特性，如果一个电路在高于通常的击穿电压时要产生预计的瞬变，应该采用二极管。

#### 4.1.3 漏电流

由于反向漏电流对于电路工作来说是一个基本的重要因素，所有的二极管的参数表都提供了最大漏电流的说明。遗憾的是，这里隐藏的内容和它揭示的内容一样多。

当电压达到  $V_{BR}$  时，漏电流  $I_R$  是不随电压变化的常量，此时它开始快速增长。然而它是随温度变化的，结的温度每升高  $10^{\circ}\text{C}$  漏电流大约增大一倍。就像正向电压温度系数一样，所有的反向偏置 PN 结都具有这个特性，而且后面我们还会再次遇到这个问题。大多数二极管的漏电流都指定在  $25^{\circ}\text{C}$  和一个较高的温度，如果你在标准的温度范围内使用它， $25^{\circ}\text{C}$  这个数字会引起很大的误导。例如，在  $25^{\circ}\text{C}$  漏电流为  $100\text{ nA}$ ，在  $70^{\circ}\text{C}$  就变为  $2.2\text{ }\mu\text{A}$ 。这是高阻抗电路不良的高温性能和采用低电流时的常见现象。

##### 漏电流的变化性

漏电流易受过程变化的影响，使得事情更加复杂。它可以在其他同样的条件下各批次间的改变高达某一个数量级。因此为了使一批给定的很高的值有空间进行操作，制造商将相对于大多数交货方的实际性能在说明书里提出一个人工的漏电流最大值的上限。

这样的结果就是，如果设计对漏电流很敏感，那么当产品模型不太好用时，而原型很好。原型随机选择的器件有很低的漏电流的可能性还是很高的，而一些产品器件将来自于高漏电流的批次。如果接下来的设计只是满足原型测量要求，产品的困难性就很多了。即使没有通过实验证明，要避免这些，总是按最坏情况时的数据工作。



采用图表方式, 一组经过测试的漏电流特性如图 4.4 所示。当每个三种类型二极管的样本测试漏电流时, 温度范围是从  $0^{\circ}\text{C}$  到  $100^{\circ}\text{C}$ 。测试的是 1N4148 的两个不同厂家的版本和一个 1N4004 版本。曲线清楚地表明了对数关系; 在  $25^{\circ}\text{C}$  所有的样本的漏电流都小于  $10\text{ nA}$ 。而且很显然这一批的变化是相当小的, 但在器件名称上相同的两个厂家之间的变化还是比较大的。更有意思的是, 工作在低于击穿电压的 1N4004 整流二极管具有比任何小信号二极管还低的漏电流。




图 4.4 二极管漏电流与温度的关系

#### 4.1.4 高频性能

到现在为止, 我们已讨论了二极管用于直流时的特性。随着频率的升高, 交流特性变得越来越重要。最感兴趣的参数就是等效电容和开/关行为。

等效的二极管电路包含一个并联的电容。这是因为结的耗尽层相当于分隔两个极板的介质。当外加反向电压变化时, 影响耗尽层的宽度和有效电容(参见图 4.5)。低的反向电压使耗尽层变薄, 电容增大; 较高的反向电压使电容减小。




图 4.5 二极管的结电容与外加电压的关系

这种效应被用做现代无线接收机的调谐电路中电压控制的所谓“压控变容”二极管以及变容二极管上,在这里非线性的  $C/V$  定律用来产生 RF 谐波。其他方面的应用要么不相关要么很麻烦。实际的电容取决于二极管的构造,它的取值范围从几皮法到几百皮法。如果电路要求高速或高频工作,设计中就要进行一些考虑。在信号转换应用中,信号相对于反向偏置电压是很小的,可以假设一个固定电容值,在必要时通过增加偏置电压以及其他的等效参数来减小它。大信号或整流应用中需要考虑电容/电压的非线性关系,这个关系常用于表示波形失真。

上述是在反向偏置下应用二极管的电容效应。当二极管处于正向偏置时,电容增加,但阻抗较低不是主要问题。

#### 4.1.5 开关时间

在导通状态下,当反向偏置变为正向偏置时,正向电流开始在结导通前使电容放电。这样在建立稳态  $V_F$  时有一个延时,称为正向恢复时间,但不是不利的影响。只要二极管在合理低阻抗处于导通状态,那么导通时间就小于闭合时间。

在闭合状态下,外加的反向电压必须在导通停止前清除结内所有导电的少数载流子,这将占用电流持续期间的一段时间。在这段时间结束时,电流降到期望的反向漏电流值。由于原理不同,在时间和结电容之间没有直接的相关性。在外加反向电压前,“反向恢复”时间直接与正向电流有关,与闭合时的电流变化率有关。图 4.6 用图表示了恢复时间。




图 4.6 二极管正向和反向恢复

##### 反向恢复

当变换速度及功率增长时,反向恢复时间逐渐成为越来越大的困难问题,原因是它表示了一个相当高的功耗 ( $V_R \cdot I$ )。变换频率越快,消耗在反向的功率越大;在高功率电路特别是在较高电压时根据二极管的额定值这成为一个限定的参数,而且对功率改变是无效的。通常的整流器的恢复时间在  $1 \sim 20 \mu\text{s}$  区间。为了解决这个问题,设计了“快速恢复”二极管,它通过适当的处理减少反向恢复时间到最小值,尽管不是零。典型的恢复时间是  $150 \sim 200 \text{ ns}$ 。

快速恢复二极管广泛应用于高电压、高速变换电路。即使速度太低,“超速”二极管也可以有效地把恢复时间降到 20 ns。

由于快速恢复引起的干扰



尽管快速恢复引起它自身的问题。特性曲线的尾部快速回到  $I_R$ , 产生很高的电流变化率( $di/dt$ )。通常它是电路中最高的  $di/dt$ , 所以大多数不需要的电磁干扰都是由它引起的。为了节省外部器件的需要,要限制这个电流,还要研制另一类“软恢复”二极管,其中要在恢复速度和比较平缓的闭合特性之间进行综合考虑。

然而,要记住所有的 PN 结二极管展现了一些反向恢复的形式, 因此很可能在开关频率谐波产生干扰(甚至是电网频率!),同时在这期间消耗一定的功率。

#### 4.1.6 肖特基二极管

半导体 PN 结不是惟一体现整流特性的结构。金属半导体结也具有整流特性。采用这种特性的器件就是所谓的肖特基二极管。归纳的常规的 PN 结硅二极管与硅肖特基二极管的关键的区别如表 4.1 所示。

表 4.1 肖特基二极管与常规二极管的对比 (在中等电流时正向电压为 0.6 V)

常规二极管		肖特基二极管	
在中等电流时, 正向电压为 0.6V		在中等电流时正向电压为 0.4V	
少数载流子电荷存储影响极限速度		无少数载流子, 无电荷存储, 高速	
能实现高反向击穿电压超过 1 kV		低反向击穿电压, 通常额定值为 30~100 V	
低反向电流		高反向漏电流	

肖特基二极管主要是由于它们的低正向电压或由于它的高速而被使用。主要被用于三个主要的领域:

- 高速转换和通用产品
- RF 和微波混频器
- 高效整流器

通用型

由于小信号肖特基二极管与传统的二极管的低  $V_F$  或高转换速度是相同的, 所以它们有相同的应用范围。尽管  $V_F$  和  $V_{BR}$  的值不同,  $V/I$  特性曲线的形状还是一样的。  $V_F$  的温度系

数大多随着  $I_F$  的改变而变化, 在毫安级时大约为  $-1 \text{ mV/}^\circ\text{C}$ 。漏电流升高到比常规的 PN 结高一个数量级, 表示了同样指数的温度关系。肖特基二极管比传统的类似产品的 1~5 便士的单价要贵一些, 这就限制了它的广泛应用。在这一领域它们最早应用并有大量为这样的使用特性化的器件。

#### RF 混频器

对于 RF 应用来说, 肖特基二极管几乎是混频电路的理想元件, 故意引入非线性来得到加在输入端的两个频率之间的和或差。高速、低噪声以及大信号处理能力使肖特基二极管特别适用于宽带的混频器。

#### 整流器

肖特基整流器的最大增长点就在开关模式电源的输出部分。在计算机电源电路的中级到高级电流的 3.3 V 或 5 V 输出开关方面有巨大的市场, 趋势是越来越高的效率和越来越快的开关速度, 由此肖特基是非常适合的。传统整流器的较高电流的正向电压可达到 1 V, 所以 5 V 开关的总功率的 20% 只是二极管单独消耗的; 肖特基的 0.5 V 的  $V_F$  使这项损耗削减到 10%。同时, 缺少反向恢复结构使它在高速时是个友好的设计元件, 在低输出电压时, 低  $V_{RR}$  限制也不再是障碍。通过减少元件数量补偿了肖特基较高的单价。

#### 4.1.7 稳压二极管

通过选择硅的尺寸和杂质, 可以控制电压反向击穿的发生。在此区间的  $V-I$  曲线的斜率变得相当平坦, 器件可用于稳压器或箝位器, 对于此目的的器件称为稳压二极管。击穿电压可以被控制到从 2.4 V 到几百伏特, 270 V 是实际的最大值。正向时, 稳压管的作用就像一个普通的硅二极管, 具有较高的  $V_F$  以及未特别说明的  $V_F/I_F$  特性。

和其他元件比, 稳压二极管不是很好。它的斜率电阻不为零, 击穿曲线的弯曲不是很陡峭, 在低于击穿时有漏电流, 而且击穿电压有容差和温度系数。图 4.7 表示了这些特征。




图 4.7 稳压二极管反向击穿电压-电流特性

### 斜率电阻

稳压二极管由已知的电压充电，它总是被定义一个已知的反向电流  $I_z$ 。在此电流时，它将在规定的容差范围内，但是在其他电流时就不同了，差别是稳压管斜率电阻  $R_s$  的一个函数。通过给提供电压加上  $(I - I_z) \cdot R_s$  就可以计算出实际的工作电压范围，这里的  $I$  是工作电流， $I_z$  是提供的稳压电压的电流。

可以通过发布的曲线决定  $I_z$  的范围， $R_s$  可以被假设为线性的。随着电流的减小，特性曲线到达曲线的拐点时  $R_s$  迅速升高。稳压击穿恰巧发生在拐点处的小点上。实际拐点处电流取决于类型和电压，但它很少小于几百微安。因此，稳压二极管不常应用在做功耗或高阻抗电路上。对于应用在低电流的并联稳压器，基于较大范围的带隙基准源电路器件（参见 5.4.2 节）是不错的。

在典型的并联稳压器电路（参见图 4.8）里，稳压主要与  $R_s$  有关。很显然， $R_s$  越低越好。在 6.8 V 附近，斜率电阻降到最小，大一点或小一点的电压都会使它明显升高。电压越低，稳压二极管并联稳压器的斜率电阻比中间区域的电阻越高（参见图 4.9）。低于 5 V 和高于 100 V 时，单个稳压二极管就显示很差的稳压结果。如果需要高压稳压二极管，就要通过依次串联两个或更多的低电压器件来获得需要的电压，从而获得更好的性能。




图 4.8 分路稳压器的稳压

### 漏电流

在拐点之下，反向电压不够大，不足以开始击穿时，仍旧有电流流过。这是由于它与常规的二极管在方式上，温度系数上都是相同的。通常说明的稳压管漏电流都是指在低于击穿电压的电压下，小 20% ~ 30% 的数量级。当稳压管用于箝位时，这是一个重要的说明，所以器件的正常工作电压小于击穿时的值。一个典型的应用就是对电路输入端瞬变或过压的保护（参见 4.1.8 节）。

### 温度系数

像所有的元件一样，稳压管的击穿电压也显示了温度系数；但是稳压管的温度系数比普通的管子要更精确。事实上，硅管的反向击穿有两种机制。在低电压和薄的结势垒时，电子隧道是主要的机制，而在高电压和较厚的势垒时雪崩击穿是主要的。依据要求的电压来决定哪个技术是主要的，重叠大概在 5 V 左右。实际的意义就是两种机制具有相反的温度系



数。它们也是斜率电阻巨大变化的原因。对于最小温度系数的最佳稳压电压是在 4.7 V 和 5.6 V 之间,如果温度系数很重要,那么在这个范围内可以对稳压值有一个选择,使它最好是这些值中的一个。

图 4.9 所示的曲线表示的是飞利浦的 BZX79 系列的稳压管的温度系数和斜率电阻的变化情况。由于这些性能取决于稳压效果的物理作用,所以其他的制造商的产品会具有相似的性能。




图 4.9 相对 BZX79 系列稳压电压的稳压管斜率电阻和温度系数 (来源: 飞利浦元件的数据手册)

#### 精密稳压管

该过程进一步的说明意味着具有大约 5.6~5.9 V 击穿电压的器件具有大致  $+2\text{ mV}/^\circ\text{C}$  的温度系数,它与传统正向偏置的硅结的温度系数相平衡。可以通过把两个有效击穿电压在 6.2~6.4 V 之间的实际零温度系数的稳压管串联起来生成。这些现在称为“精密标准二极管”(IN821 系列就是最普遍的例子),用做电压参考,它具有严格调整的温度系数以及容

① ppm 表示百万分率,即  $10^{-6}$ 。本书为引进版图书。为使读者在有机会阅读该书的中文版时保持一致,在书中我们仍采用这一表示方式——编者注。

差。这些器件价格很高，价格的升高正比于技术说明的严格程度。可以把两个  $7.5\text{ V}$  的稳压管串联在一起得到相似的效果，这两个稳压管具有正  $4\text{ mV/}^\circ\text{C}$  温度系数。这些器件在性能和价格方面直接与带隙基准源的集成电路竞争；通常的带隙优势在于它较低的斜率电阻，较低的工作电流以及更多适用的稳压电压。

#### 齐纳噪声

齐纳击穿的一个特征就是它是一个有电子学噪声的过程。实际上，工作在恒流，交流耦合及放大的稳压管是一个很好的具有宽带白噪声的源，可用于校准和测量。稳压管的主要性能不是产生噪声，所以根据这个进行产品设计很困难，但是可以通过单个偏置来使用。噪声在电压稳压器应用时通常不是一个问题，由于在直流稳压电压下它具有许多数量级，实际上可以采用并联去耦电容的方法去掉它。如果由于疏忽或者由于需要快速响应而省去电容，那么相对精确的参考源来说，齐纳噪声可能是很明显的。

#### 4.1.8 用做箝位的稳压管

在这个应用中(参见图 4.10)，稳压管是用来防止输入过压损坏后续电路。在正常的工作电压内它不影响输入电压，但当外部输入过载时，必须把运算放大器的输入箝位到一个安全的值。4.1.7 节的不太完整的讨论说明，稳压管在这方面不擅长。漏电流和电容限制它适用于相对的低阻抗和低频电路。击穿电压的拐点，容差以及斜率电阻意味着实际的限制电压必须比工作电压高许多，所以运放允许的输入范围不能全部利用。




图 4.10 采用稳压管的输入箝位

#### 应用举例

采用图 4.10 的双极输入电路，假设运放的电源为  $\pm 15\text{ V}$ ，在  $100\text{ V}$  错误电压不断地输入条件下，输入端不能超过电源电压。在正常工作情况下，输入端本身可以从  $+10\text{ V}$  到  $-10\text{ V}$  之间变化。一对反向连接的稳压管用做箝位。输入源的阻抗是  $10\text{ k}\Omega$ ，在  $0\sim 50^\circ\text{C}$  温度范围内电压跟随器的精度要求是  $0.1\%$ 。稳压管一定是物美价廉的。

最大的绝对箝位电压必须小于齐纳容差 ( $15\text{ V} - V_F$ )。我们可以忽略温度系数和斜率电阻(是对前面二极管性能指标限制的挑战!)，设定  $V_F$  为  $0.8\text{ V}$ ，而且如果容差是  $5\%$ ，那么最

理想的情况是  $V_z$  应为最大值 13.5 V。最接近的标准值是 13 V, 但是不允许随着功率损耗和斜率电阻的电压升高超过 0.5 V。如果我们选择 BZX79C12(  $V_z$  是 12 V), 那么来自公布曲线的 13.5 V 最大值会在 25 mA 左右达到。这些都是在 BZX79 的 50°C 时功率消耗为 400 mW 的范围内。可以令输入电阻为:

$$R_{in} = (100 - 13.5 - 0.8) / 25 \text{ mA} = 3.4 \text{ k}\Omega, \text{最接近的值是 } 3.3 \text{ k}\Omega$$

现在讨论一下由二极管漏电流引起的不准确性。总的输入源电阻为 13.3 k $\Omega$ , 在 10 V 时允许由于漏电流引起 0.1% 的误差, 即 10 mV。这样允许的总的漏电流为  $10 \text{ mV} / 13.3 \text{ k}\Omega = 0.75 \mu\text{A}$ 。当忽略运放的偏置电流(实际中有可能有, 也有可能无)时, 可以在 10 V 反向电压时给 12 V 的稳压管赋这些值。数据手册给的值是 25°C 时 0.1  $\mu\text{A}$  和 8 V, 所以按照温度每升高 10°C, 漏电流就增加一倍, 在 50°C 时漏电流就可达到 0.56  $\mu\text{A}$ 。正好在手册范围内(只能这样), 而且这也保证了比证明的 8 V 最大值或多或少差一些的最低容差的稳压管在 10 V 时的漏电流。因为高压的稳压管具有相当急速的拐点, 我们应该消除它。

具有 10 V 时 30 pF 的二极管电容在 400 kHz 对输入网络设置了 3 dB 的滚降。低电压时电容增加, 带宽相应地减小。如果希望电路在这些频率上工作, 这将成为使用稳压管箝位的一个限制因素。

然而尽管有这些限制, 稳压管仍是一个价格低廉, 一两个元件就可以进行输入端保护的解决方案。特别是作为瞬变吸收器的器件, 也可以得到, 只是不那么便宜了, 而且在期望高的能量瞬变时, 可以用同样的方法进行设计。另一个方法就是在输入和电源之间使用二极管。这将在 6.2.3 节进行讨论。

## 4.2 晶闸管和双向晶闸管

晶闸管, 或称可控硅整流器(SCR), 是一个四层二极管, 它的正向导通通过触发脉冲或称为栅极的第三端电压来激发。双向晶闸管是一种近似的器件, 它可以正向和反向双向导通。

这种类型的器件(包括进一步的变形, 如双端交流开关, 单结晶体管和可关断晶闸管)主要用于电源转换和控制, 也发现用于其他适当的应用。它的实用性和限制均来自一旦开始导通便一直保持, 直到去掉施加的电流。如果晶闸管用于直流电路, 一旦触发它, 就会一直导通。如果它用于交流电路, 它会在每一个过零点停止导通, 在每半个周期时被重新触发。

### 4.2.1 晶闸管和双向晶闸管的比较

晶闸管广泛应用于在光电领域和高功率开关以及控制中, 但是双向晶闸管只应用于低功率(在 40 A 以下)的电网电路中。一个双向晶闸管的价格与相近级别的晶闸管相同, 与两个反向连接的晶闸管等效, 但这是表面上的优点, 取决于元件的数量也是它的最大的局限性。由于双向晶闸管可以在双向导通, 所以它只有一个主要的中断是在正弦交流电流通过

零点恢复到截止状态期间。带有感性负载时, 电流与电压之间的相移意味着电流降为零, 双向晶闸管停止导通, 将有一个电压加在它上面。如果这些变化太快, 双向晶闸管继续导通, 将失去控制。因此可靠的工作被限制在电力的线频率和更低的范围, 即使在这些频率时, 对于感性负载, 缓冲是必要的(参见 4.2.6 节)。

与已经讨论过的传统的二极管性能指标——正向电压和电流, 反向击穿电压和漏电流, 反向恢复时间一样, 晶闸管和双向晶闸管有另一套与触发和导通有关的性能指标。它们是触发电压和电流, 保持电流和  $dV/dt$ 。

硅的基本特性对晶闸管和普通的二极管来说是同样的。然而, 晶闸管的结构是在主端子之间的 P-N-P-N 分层结构, 所以正向压降比普通二极管高, 通常取决于电流, 从 0.8 V 到 2 V 之间变化。这就限制了晶闸管在低电压电路中的应用。反向击穿和漏电原理是相同的, 所以反向特性也是类似的。




图 4.11 晶闸管和双向晶闸管符号

## 4.2.2 触发特性

导通通常是由在栅极注入能量来激发的。栅 - 阴极或栅 - MT1 连接是一个 PN 结, 所以最好由低阻抗电流源来驱动。由于触发是一个与能量有关的, 高电流脉冲连接可以用于短周期或较低电流可应用更长时间。如果触发脉冲的总能量不够大, 那么就会发生不可靠的触发, 特别当能量需求很大时且在低温极端环境下工作时发生。通常随着温度改变和脉冲宽度改变时, 正常工作的最低要求的栅触发电流如图 4.12 所示。




图 4.12 栅极触发电流与脉冲宽度的关系

晶闸管只能由加于栅极的单极电流触发。相反,双向可控硅可由触发电流的任何极性在主端电压的任何极性上触发。这就是“四象限”触发,由于单极脉冲可在交流波形的正、负半周期触发,所以这是很有用的特性。双向晶闸管的结构造成在不同的象限具有不同的栅敏感性;通常在第 IV 象限(参见图 4.13)的敏感性比其他的象限要弱。反向的栅极脉冲,在可能的情况下,更易于在主要的电极间获得相等的触发敏感性。




图 4.13 双向可控硅的触发象限

### 4.2.3 误触发

当一个伪触发脉冲与栅极耦合且具有足够幅度可以打开器件时,或如果超过主要的端子(阳极-阴极)的截止电压时,将发生误触发。它不管如何激发导通;一旦器件导通,它会一直保持,直到正向电流消失。当出现高速率变换的截止电压或在电源电路出现瞬时冲击时,最常用的耦合机制(参见图 4.14)是通过主端子到栅极之间的电容。




图 4.14 由对栅极的耦合脉冲引起的误触发

尽管通常不得不猜测  $C$ , 耦合进栅极的电流可以通过  $I = C \cdot dV/dt$  来计算。有两个方法可以用来防止错误的耦合:

- 防止高  $dV/dt$ , 在必要时可通过缓冲电路(参看后面的内容)。晶闸管和双向晶闸管参数表包含可观测到的  $dV/dt$  的最大值说明。
- 通过低值并联电阻或电容减少栅极输入阻抗。这要求提高栅极驱动。所谓“敏感栅极”器件,需要较低的栅极驱动,更易受伪触发的影响。

通过一个脉冲变压器直接送给栅极,不需要其他的栅极器件,得到想要的触发脉冲,是



一个不好的做法，变压器的漏电感可以对  $dV/dt$  耦合脉冲产生高阻抗；建议采用低值并联电阻。耦合到栅驱动电路的噪声也可引起误触发。在器件远离驱动电路时，这可能是个特殊的问题。低栅极阻抗和/或者电容，以及好的布线(参看第 1 章)将会减少敏感性。致于栅极过驱动对于大多数可靠的触发来说是可以的(在损耗限制内)。

#### 4.2.4 导通

一旦器件被触发，它会一直保持导通，直到流过它的电流降到保持电流  $I_H$ 。 $I_H$  的值由参数表给出，但它取决于温度和栅极阻抗。甚至对于较小的晶闸管，这个电流相当大，数量级从几毫安到几十毫安，它表示对于可以开关的最小负载的限制。很显然，如果在交流时轻载器件通过接近半周期起始部分的短脉冲来触发，在触发脉冲还未结束前，导通电流还未达到  $I_H$ (参见图 4.15)。对于那半个周期器件不会导通。较长时间的触发脉冲可以克服这个问题，但也可以不采用最初几十度的导通角度，特别是因为这部分正弦波功率是最小的。




图 4.15 晶闸管保持电流的影响

栅极的反向电压明显提高了  $I_H$  的值，然而由于参数表中的值是来自栅开启时的，所以正向偏置会减小它。当晶闸管直接由晶体管驱动，它的饱和电压达到几百毫伏时，不引起重视可能产生锁存和保持的问题。

#### 4.2.5 开关

在打开时，正向电流的变化率( $di/dt$ )应有一定的限制。当器件被触发时，硅内的导通区域扩散得相对慢一些。如果开启电流升高得太快，那么较高的电流都集中在阴极附近的小区域内，引起本区域过热以及最终器件损坏。有时  $di/dt$  的最大值要说明，在负载电路中引入少量的电感可产生最大的  $di/dt$  值(通过  $L = -V/di/dt$  计算)通常负载本身是感性的，足以满足条件。有效的  $di/dt$  受栅极驱动电平和上升时间很大的影响，因为较高级别的栅驱动会使器件内的导通区域迅速扩展。较高电平的栅驱动也会减少开启驱动程序的延迟时间，通常为  $1 \sim 2 \mu s$ 。

闭合

反向电压不能用于关闭双向晶闸管，它的导通是双向的。然而，晶闸管可由反向电压关闭，它们的闭合时间由两部分组成，分别是反向恢复时间和正向截止恢复时间。前者与反向偏置二极管具有同样的原理，即采用反向电压从反向截止的结里去掉少数载流子。较长的时间常数与正向截止恢复有关，它是正向截止结内存储的电荷到重组所要求的时间。总的闭合时间是几十微秒数量级，可以通过提高结温度和开启状态的电流来提高它。反向栅极偏置将会减少它，因为这将加速从正向截止结里移去电荷。

#### 4.2.6 缓冲

通过与器件并联一个电容 - 电阻 - 二极管电路可以满足对  $dV/dt$  的限制。这项技术称为“缓冲”，不只是晶闸管/双向晶闸管电路（前面已给出过开关感性电路的例子），它可应用于任何开关电路。基本的电路如图 4.1.6 所示。




图 4.16 晶闸管缓冲电路

闭合电压的增长率是由时间常数  $R_L C$  决定的。 $R_L$  是电路的最小负载电阻，比如加热炉或灯泡的常温电阻，电机或变压器初级线圈的绕组电阻。电阻  $R$  限制了开启时由于  $C$  的放电引起器件内的浪涌电流的值，二极管  $D$  去除外加电压升高时  $R$  的影响。如果计算的  $R$  值与  $R_L$  具有同样的数量级或小于它，那么可以不要二极管。在双向晶闸管电路里，当需要二极管时，全部的缓冲电路可以放置在跨过双向晶闸管的二极管整流器电桥内。

$R, C$  的值

$C$  值可由式：

$$C = 0.63 \cdot V_{\text{peak}} / (dV/dt) \cdot R_L$$

计算得出。这里  $dV/dt$  是器件规定的最大值， $V_{\text{peak}}$  是外加的最大电压，比如，对于 240 V 相位控制应用时， $V_{\text{peak}}$  将为 340 V 尽管如果电源经常需要瞬时尖峰脉冲，允许一个较高的值会是很谨慎的）。

$R$  可由式：

$$R = [V_{\text{peak}} / 0.5 \times (I_{\text{TSM}} - I_L)]$$

或

$$R = [V_{\text{peak}} / (C \cdot di/dt)]^{0.5}$$

得出。无论哪一个大,  $I_{\text{TSM}}$  是器件半周期浪涌电流额定值,  $I_L$  是负载电流的最大值,  $di/dt$  是电流增长速率的额定值。第一个方程的系数 0.5 是一个安全系数。考虑到脉冲的降级, 记住要检查电阻的功率额定值。二极管应具有与双向晶闸管和晶闸管相同的电压级别, 但是因为它只是在每次闭合时的一段很短的周期导通, 所以半周期浪涌电流额定值只需是  $I_L$  的二倍或三倍。

双向晶闸管在 240 V 时控制一个 1 kW 的电热炉。假设电热炉的常温电阻大约是它受热后电阻的 1/10, 它产生了一个 6  $\Omega$  的  $R_L$  以及 56 A 的最大开启电流。双向晶闸管可以是 TIC226M, 它具有非感性的 500 V/ $\mu\text{s}$  的  $dV/dt$  和 80 A 的  $I_{\text{TSM}}$ 。这里的  $C$  是:

$$[0.63 \times 340 / 500 \times 6] = 0.07 \mu\text{F}$$

所以采用下面的最高值 0.1  $\mu\text{F}$ 。  $R$  可由第一个方程计算出来:

$$[340 / (80 - 56) \times 0.5] = 28.3 \Omega$$

使用 27  $\Omega$  的电阻将会产生 4.7 A/ $\mu\text{s}$  的  $di/dt$ 。由于  $R$  明显地比  $R_L$  大, 所以建议采用并联二极管, 同时把缓冲电路放入电桥内。

请注意双向晶闸管的选择对缓冲器器件的要求指标有很大的影响。例如, 一个较大的器件, 尽管从严格意义的观点不必要, 它会具有较大的  $I_{\text{TSM}}$ , 而且因此去掉较低的电阻  $R$ , 因此可能不需要二极管。然而, 这可能增加了电容的压力, 可能随时会需要一个脉冲额定的器件。另一方面, 其他近似额定值的双向晶闸管可能会具有比规定的  $dV/dt$  小一些的数量级, 这会需要一个较大的(且更贵的)电容。

这些是公认的常见  
类型晶体管的符号  
(摘自 BS3939/IEC  
60617)




图 4.17 晶体管符号

## 4.3 双极型晶体管

前面已经介绍的硅二极管的特性（参见 4.1 节）也适用于硅晶体管。因为基本的原理是同样的，双极型或场效应晶体管的 PN 结的正向和反向导通和高频特性与二极管是相同的。本章的其余部分将对每个类型器件的特性进一步研究。我们将研究 4 种类型的晶体管：双极型晶体管、结型场效应管、MOS 型场效应管以及绝缘栅双极型晶体管。

### 4.3.1 泄漏

和二极管一样，漏电流也是晶体管的常见问题。在晶体管的参数表里通常表示为  $I_{CBO}$ ，即集电极截止电流（发射极开路时的集电极-基极电流）。确保忽略由于放大基极电流引起的集电极电流。在直流耦合放大电路它是特别重要的，特别是当一个晶体管的集电极漏电流被输入到下一个晶体管的基极且被放大时。

简单的泄露例子

图 4.18 所示的为简单的双二极管非翻转的缓冲电路。采用的都是开关电路和线性放大电路里的基本结构。作为一个数字电平移位电路，它可用于逻辑电路和继电器或步进电机这类高电压器件之间的接口。




图 4.18 双二极管的偏置缓冲电路

图 4.18(a) 所示的电路实现的是 TR1 的集电极电流全部流入到 TR2 的基极。当 TR1 完全导通时，是很好的；TR2 的基极电流是：

$$I_B = (V_+ - V_{BE2} - V_{CEsat}) / R1$$

这样可以容易地使 TR2 完全打开，并且  $V_+$  接到负载上。当 TR1 截止时，这就是另一种情况了。即使把它的基极短接到地，它的集电极漏电流也被全部流入到 TR2 的基极，从此在  $R_L$  里被放大。在高温时，对于高功率的集电极电流可达到几微安或几毫安。如果 TR2 有数百的增益，那么甚至假设它截止时也会有毫安以上的电流流入  $R_L$ 。

更糟的是，当晶体管处于截止状态时，一些应用并未把 TR1 的基极接到地。甚至几十毫伏的偏移会引起小的基极电流产生，它将被放大，迅速掩盖了集电极漏电流。如果，基极 - 发射极的结在 600 mV 时流过 1 mA 的电流，那么在 100 mV 时就会流过 2.5  $\mu$ A 的电流(由二极管方程得出)。如果 TR1 的增益是 100, TR2 的增益是 200, 那么流过  $R_L$  电流将达到 50 mA, 对于截止状态相当重要。

#### 增加基极 - 发射极电阻

简单的解决办法,如图 4.18(b)所示,是对任何受漏电流威胁的晶体管添加一个基极 - 发射极电阻。当晶体管被驱动导通时,电阻大小的改变只是基极电流的很小的比例(通常是 1/10)。在上面的例子里,假设 TR2 的基极电流在导通状态时设为 1 mA;那么在此电流时,  $V_{BE} = 0.6$  V,  $R_L$  是  $0.6$  V/0.1 mA = 6 k $\Omega$ 。现在,如果 TR1 的集电极漏电流达到 10  $\mu$ A, 那么 TR2 基极 - 发射极结的电压只是 60 mV。再从二极管方程得出,只有 45 nA 的电流流入基极,不会对  $R_L$  产生任何明显截止状态的漏电流。尽管这取决于驱动电路的输出特性, TR1 基极的电阻仍可采用相似的设计。

### 4.3.2 饱和

集电极 - 发射极饱和电压  $V_{CEsat}$  是采用额外的基极电流使器件开启时集电极和发射极之间的电压。在较高集电极电流时,它明显是电阻性的,取决于各极之间的硅的电阻,但是在低集电极电流时有 50 ~ 200 mV 的剩余电压,不能消除。尽管参数表中通常提供  $V_{CEsat}$  与集电极电流的关系图表,但是通常给出的  $V_{CEsat}$  只是在集电极和基极电流时的一个或两个值。提高基极电流将只是在一定程度上减少  $V_{CEsat}$ ;把它设为超过集电极工作电流的 1/10 是无意义的。

当共射的开关晶体管驱动另一个晶体管基极时,它的饱和电压可以足够大,特别是如果它工作在较高的频率,要保证第二个晶体管部分导通。要解决这个,就如前面部分所说,在 TR2 的基极和另一个基极 - 发射极电阻之间进行分压(参见图 4.19)。




图 4.19 集电极饱和电压影响的最小化

当集电极饱和电压代表了整个集电极电压的主要部分时,以及在高电流开关电路里,当它代表了明显的功率损耗时,它在极低电压电路里是很重要的。当开关电路内“开启”电压



的绝对值必须固定时,可能也会是一个问题。 $V_{CEsat}$ 的温度系数相当低,通常小于  $0.5 \text{ mV/}^\circ\text{C}$ ,但是它与集电极电流和结的温度有着复杂的关系。

### 4.3.3 复合晶体管

高饱和电压是复合晶体管(达林顿管)的一个特别的缺点。如图 4.20 所示,复合管是在单个封装结构里的一对晶体管,以使每个电流增益相乘,那么总的增益超过 1000 是很容易达到的。




图 4.20 复合晶体管的结构

当复合晶体管被驱动成饱和状态时,由于  $TR_A$  必须提供  $TR_B$  的基极电流,所以晶体管  $TR_B$  的输出端之间的电压是  $TR_A$  的  $V_{CEsat}$  和  $TR_B$  的  $V_{BE}$  的总和。通常复合晶体管的工作电压  $V_{CEsat}$  大约为  $1 \text{ V}$  左右。

当然,由于基极-发射极的结是串联的,所以总的基极-发射极电压是常规晶体管的两倍。在所有器件类型里,内部的基极-发射极电阻都不是可见的:它们表示的是在高增益,高开关速度以及热稳定性之间的综合考虑。如果没有基极-发射极电阻,每个阶段的所有输入电流流入基极,那么电流增益是最大的。但是,这对于漏电流和  $V_{BE}$  之间的热变化增加了敏感性,它延长了开关闭合的时间。对于电源开关使用的器件特性通常包括相对低值的基极-发射极电阻。

### 4.3.4 安全工作区

双极型晶体管的安全工作区主要由以下 4 个方面决定:

- 最大集电极电流
- 最大集电极-发射极电压
- 最大功率损耗
- 二次击穿

对任何晶体管来说,数据总是对前 3 项进行定义,但是第 4 项通常只是用于功率晶体管。功率损耗 ( $I_C \cdot V_C + I_B \cdot V_B$ ) 要指定环境或封装温度,通常为  $25^\circ\text{C}$ ,采用引用的热电阻值在较高温度时必须减少它(减额)。采用散热(参见 9.5.2 节)来降低电阻的热量达到周围的环境温度;不希望功率晶体管达到它的最大额定散热率!如果在较高的环境温度下以额定功率运行小信号器件,一定要小心!

### 二次击穿

二次击穿是双极型二极管在高集电极电压功耗受限时的一种特殊现象。它是一个热效应。如果晶体管芯片被看做是大量并联的元件,那么其中的一些元件将比其他的元件具有较低的基极正向电压降。电流将集中在这些部分,使它们的温度升高,进一步降低它们的基极正向电压降。这会进一步集中电流,导致局部过热,最终硅的熔化片在集电极和发射极之间形成短路。由于它是局部的影响,所以与平均结温度无关。

### 安全工作区(SOA)曲线

有四个限制形成了任何晶体管的安全工作区的边界,而且大多数制造商都将会为他们的功率晶体管提供一个如图 4.21 所示的图表。二次击穿的边界通常与功耗的边界在同一点交叉,尽管小信号器件的二次击穿地点可能在安全工作区之外。




图 4.21 典型的安全工作区曲线

### 4.3.5 增益

电流增益[集电极(输出)与基极(输入)电流的比值]不是一个简单明了的晶体管参数。在参数表的标题  $h_{FE}$  下可找到它;注意这指的是直流电流增益,不同于小信号交流电流增益  $h_{fe}$ 。通常标明的是从最小值到最大值之间的范围,而且一些器件的升级版对严格的规定区域是有效的。例如,常用的 BC848 公布的  $h_{FE}$  的范围从 110 到 800,但是它有 A,B,C 三个选择,分别为 110~220,200~450,420~800。在许多应用里较宽  $h_{FE}$  的范围都是一个令设计者头疼的问题,在一些情况下,BC848 是一个选定级别不需要付出代价的器件。

电流增益随着集电极电流,电压和温度的变化而变化。大多数的参数表会提供一个如图 4.22 的增益与电流的关系曲线图。为一段特殊的工作电流范围而进行优化的每个晶体管,在这个范围的每个边缘增益开始逐渐下降,在高电流快结束时下降得更快。当关心电路

设计的增益时，而且如果这个增益不同于标定的增益时，那么要记住考虑工作电流。同样对于集电极-发射极电压也一样；比标出的电压小的电压会在工作电流区末端的上部引起增益更快地下降。这有时就是波形失真的原因，如图 4.23 所示，由于在大信号晶体管放大器中明显地缺乏驱动。事实上有足够的基极驱动电流来产生需要的增益，但是高的集电极电流和较低的集电极电压的结合减少了增益，由此它不足以完全导通器件。




图 4.22 典型的增益与电流的关系曲线




图 4.23 由于增益下降引起的波形失真

高温会使增益增大，而低温会使增益降低时，最高温度范围可达 2~3 倍。实际上，晶体管增益是一个变化量（取决于单个器件的工作条件和温度），没有设计把它作为使电路稳定工作的参数。然而，若想使它的变化影响最小化，注意至少在电路的工作范围的边界上，增益要比参数表的最小值小一些。

#### 4.3.6 开关和高频特性

在讲述二极管的内容中（参见 4.1.5 节）已经介绍了由于需要去除结内少数载流子，PN 结截止不同于导通。同样的原理也适用于晶体管开关电路，双极型晶体管的截止时间要比导通时间长：实际的时间可通过晶体管结构来调整。一个典型的小信号开关晶体管可能具有低于 50 ns 的导通时间，100~200 ns 的截止时间，而通用的放大器器件可能要慢几倍，而且

它的参数表不包含开关时间参数。不采用通用类型（如 BCS84 等系列）期望获得较快的开关速度。在开关速度和增益之间折中考虑。

参数表通常提供 4 个开关时间参数：延时、上升、存储和下降时间。把前两个参数相加可得到开启时间，把后两个参数相加可得到关断时间。它们的关系如图 4.24 所示。




图 4.24 晶体管开关时间

个别的制造商可能提供略有不同的开关时间参数。而且，检查开关测试电路：由于过度驱动基极，存储和延迟时间可能会减少，测试电路不同于将要使用的电路，所以对待这些数字要小心。在测试电路中通常采用较大的负电压关闭基极，这是提高闭合速度的一个好的方法，但是对实际受限的电路通常很难实现。也应该记住，反向击穿电压  $V_{BR}$  很低，通常在 7~10 V 之间。上升，下降和延迟时间都比集电极电流的增长慢。

相对于传统的双极晶体管来说，复合管的主要缺点是它较低的开关速度。这是因为它的结构使已经很差的关断时间更坏了。要提高存储时间，因此要么防止饱和，要么提供一种方式在关断时翻转基极电流的方向，关断是很必要的。复合管可以做到两者。

#### 加速关断时间

晶体管开关通常指完全的关断和完全的开启（饱和）。如果不让器件达到饱和，那么由于超过了基极电流，存储时间减少到零。这可通过两个方法的其中一个方法来实现：使用一个发射极耦合对作为基本的开关电路，或者通过一个基极-集电极肖特基二极管改变基极电流的方向（参见图 4.25）。第一个方法是发射极耦合逻辑（ECL）集成电路的原理，第二个是肖特基/低功耗肖特基 TIL 逻辑（S/ISTIL——现在很受关注）的原理。第二种方法可用于传统二极管无效の場合；这样的电路结构称为“Baker 箝位”。对于已知的集电极电流，两种方法都可提供较快的开关速度。

### 4.3.7 分级

谈到增益时，我们已经接触到了晶体管选择和对特殊参数的指定范围进行标记的话题。事实上，这是大多数晶体管都要采取的方式。一个给定的晶体管模型可以不再忍受任何部件数目的改变，依赖于制造商的测试和性能描述。增益的分级是一个方面；当测试集电极击穿电压时同样要采用，所以，例如 BC847 和 BC848 可能是同一批，但一个是在高电压击穿，而

另一个则不是。器件也可对噪声分级,所以 BCS849 与构成同一批,但是 BCS848 已通过了噪声测试。或者,不同部件数的晶体管可能来自同一批,但是已测试的参数比基本类型具有更接近的限制范围,这些可以按额外的价格出售。用这种方法,晶体管制造商只是通过使任何一批器件各具特色就可获得最大的效益。




图 4.25 晶体管开关的加速方法

另一方面,器件的价格和有效性取决于它的规格是否严格。不总是这种情况,因为,比如 BC84 系列的增益和电压等级,由于它们是大批量生产的,以至于任何特殊的级别可以被随意优化,所以,它们通常具有同样的价格。但是可接受的最好的方法是使用有宽规格的东西(或者如果不介意某个参数,比如可能是噪声,甚至根本没有一个),因为这是最物美价廉的来源。

## 4.4 结型场效应晶体管

结型场效应晶体管 (FET) 不同于双极型器件,尽管包含两个极性(多数和少数)的双极载流子,但是它内部的电流只是由多数载流子传送的。由此,通常称为“单极”晶体管。场效应管根据结型场效应晶体管 (JFET) 或金属氧化物半导体场效应管 (MOSFET) 的控制通道来进行分类。图 4.26 对 JFET 和 MOSFET 场效应管的 P 沟道和 N 沟道的基本传送特性进行了比较。

JFET 场效应管由半导体材料的通道组成,大多数载流子可以由此流过。电流由沿着沟道形成的反向偏置 PN 结(栅)施加的电压控制。因为反向偏置的栅极实际上没有电流在此流动。因此,相对于双极性的低阻抗,电流控制的器件, JFET 是一个高阻抗、电压控制的器件。这个特性与电子管类似,电路设计除了工作电压之外经常可以相互交换。



通道的两端分别与源极和漏极相连。实际上, 尽管, 所示的 JFET 符号是非对称的通道的几何图形, 但由于通道在两个方向均导通, 它通常是对称的, 哪个端用做漏极, 哪个作为源极都无所谓。对于一些应用的器件, 特别是在 RF 放大器里, 用不对称结构以优化内电极电容, 而且不能反向连接。




图 4.26 FET 通道电导  $g_{DS}$  与栅源电压  $V_{GS}$

#### 4.4.1 夹断

耗尽型的 JFET, 就是电流的导通由通道某些区域的载流子耗尽来控制。可以通过提高反向偏置栅极电压或提高漏 - 源电压来获得耗尽, 结果此类型的输出特性曲线如图 4.27 所示。




图 4.27 N 沟道 JFET 典型的输出特性

根据采用的漏 - 源电压, 有两个不同的工作区。设  $V_{GS} = 0 \text{ V}$ , 即栅极与源短接, 漏电流随着电压线性增加, 通道的作用就像一个纯电阻, 直到达到夹断电压  $V_P$ 。在此处漏电流  $I_D$  达到饱和电流  $I_{DSS}$ 。在它以上的电流是个常数, 与  $V_{DS}$  无关。由于栅电压使饱和区朝零点方向增加, 饱和漏电流减少, 直到在  $I_D$  达到零点时获得栅 - 源截止电压  $V_{GS(off)}$  为止。尽管  $V_P$  和  $V_{GS(off)}$  极性相反, 但是由于工作原理相同,  $V_P$  和  $V_{GS(off)}$  的高度是同样的。

偶尔看到几个 FET 的参数表显示  $V_{GS(off)}$  可以在很宽的范围内随器件变化, 6 变到 1 是很正常的。这是器件主要的缺点之一, 因为它加大了偏置设计的复杂性, 特别是对于不能承担额外电压的低电压应用。

#### 4.4.2 应用

使用 JFET 要付出代价。最通用的, 最便宜的 JFET 中批量价格大约为 10 便士, 而通用双极型器件大约为 2 便士。这样 JFET 在利用它们特殊特性的一些应用里受到了限制。这些重要的应用是:

- 模拟开关
- RF 放大器, 混频器和振荡器
- 恒定电流整流器
- 高输入阻抗放大器

##### 模拟开关

JFET 用于模拟开关的主要优点就是它的通道是纯电阻的。没有输入 - 输出偏置电压, 从控制端到输入或输出端的漏电流是非常小的, 通常可忽略。输入信号可以是任何一极性的信号, 但是它要受栅极导通电压和栅 - 通道击穿额定值的限制。由于 JFET 工作在耗尽型模式(图 4.26 中介绍过 FET 的工作模式), 导通需要栅极与源连接, 而截止状态要求栅电压

比源电压更低一些,至少为  $V_{GS(off)}$  (或者对于 P 沟道器件更大一些)。这意味着驱动电路的电源电压必须比信号输入的数值大几伏特。而且,因为栅驱动电路必须在导通状态期间跟随模拟信号,它不能是直接的逻辑输出。典型的开关加驱动电路如图 4.28 所示。




图 4.28 模拟开关的组成

由于驱动电路的实现较容易而且采用集成电路模拟开关成本低一些,其 FET 与它的驱动电路集成在一起,而不是采用分立的 FET 和驱动电路。这提供了更多的好处是,一些重要的电路性能,如控制信号的传送和“导通”电阻的变化已经特性化了。当工作在所用的 IC 开关的电压范围之外时,应该只需使用分立的 FET 电路。

### RF 电路

作为小信号 RF 器件(放大器,混频器,振荡器),JFET 已广泛使用了多年。它具有较低的 RF 噪声,较好的内部电极电容稳定性以及定义好的 RF 输入和输出阻抗,用它进行设计比双极型器件要容易一些。另外,它的平方律传输特性允许一个高的动态范围。在合理的价格下,许多器件已具备高频和甚高频使用特性,对于塑料封装,只有 15~20 便士左右。

### 电流整流器

对于 JFET 经常适合的应用是作为单个元件的电流整流器。如果器件和与源短接的栅极相连(参见图 4.29),那么一旦  $V_{DS}$  超过夹断电压,漏极电流将被限制为  $I_{DSS}$ ,在外加电压的一个较宽的范围内保持恒定。通过给源极串联一个电阻,电流可以从  $I_{DSS}$  向下调整,有效地提供一个固定的栅极偏置。




图 4.29 用做电流整流器的 JFET

电路不能用做精确的电流源/接收器, 因为对于这些应用, 它的输出阻抗是在较低的一侧, 尽管像稳压管一样有个零温度系数交点, 但是控制电流与温度有关。而且器件间的夹断电压和  $I_{DSS}$  的较大的变化导致电流同样有较大的变化范围。甚至, 当电流的绝对值不重要时, 它可能是有用的, 如在放大器里的偏置。获得“电流整流二极管”是可能的, 栅-源短接的 JFET 的特殊性能是针对此目的的, 在从  $0.2 \sim 5 \text{ mA}$  之内尽可能合理地选择电流后它是很实用的, 尽管对于塑料封装类型为 50 便士相对贵一些。

#### 4.4.3 高阻抗电路

设计高输入阻抗放大器, JFET 是非常有用的。因为在正常工作条件下的栅极是一个反向偏置的结, JFET 前端的低频输入阻抗只是受栅极漏电流和任何的偏置电阻的阻值限制。在室温下栅极漏电流可达到几个皮安, 尽管是否用到它是另一回事, 漏电流由于电路板和连接器之间的杂散路径引起是通常的限制因素。尽管 JFET 不总是保持高阻抗。

首先, 因为电流是反向偏置的结的泄漏电流, 同普通的硅二极管结一样, 它随着温度成指数增长。这样, 在  $70^\circ\text{C}$  的最大民用温度时的漏电流比室温下的要大 20 倍, 尽管它仍比大多数的器件要好一些。在  $125^\circ\text{C}$  的最大军用温度限制下, 它要差一千倍, 而且设计良好的双极型器件输入具有更好的性能。这就是 JFET 输入电路在军用设计中很少见的原因。

##### 栅极电流的断点

其次, 共模电压范围是受限的。很明显, 如果输入电压超过电源的限制, 那么可能发生错误的工作——尽管你可能想利用零  $V_{GS}$  和  $V_{GS(off)}$  之间的区域以在其中一个方向超过电源电压。一个细小的原理也会影响输入阻抗, 即栅极漏电流与漏-栅电流和漏极电压严格相关。栅极漏电流通常定义为  $I_{GSS}$ , 即漏极短接到源极的栅极电流。在工作的电路里, N 沟道的 JFET 有所不同。

N 沟道的 JFET 在栅极电流  $I_G$  随着漏-栅电压的升高而快速升高的上方经过断点。这个结果与雪崩击穿的现象相似, 但是由于漏极电流引起的沟道内载流子的变化使它略微改变一些。这些载流子受漏-栅电场而加速, 由于硅的电离作用在栅之间产生了漏电流。因此, 断点值取决于  $I_D$ , 位于漏-栅击穿电压的  $1/3$  和一半之间, 如图 4.30 所示。

##### $Z_n$ 的减少

这个影响就是, JFET 放大器的输入阻抗会降低, 也许是几个数量级, 而不是一旦超过  $I_G$  断点, 由  $I_{GSS}$  的值算出。这就对共模输入电压的范围有了限制。请注意, 对于 P 沟道的 JFET, 由于它的载流子较低的移动性, 不产生任何同样大小的影响。

为了解决这个问题, 漏-栅偏置电压必须保持在断点之下。漏极电流的减少将使端点的拐点移得更高, 但是只是在边缘升高。如图 4.31(a) 所示, 在简单的源跟随电路里, 可以充

分地降低漏极偏置电压,但是如果受场效应管的工作范围要求,那么更好的解决方式是在电路中添加第二个场效应管,如图 4.31(b)所示。通过共漏场效应管的源极,输入场效应管的漏-栅电压保持在整个输入范围内的固定的低电压。后者仍要工作在输入电压范围的反向端的断点之上,但是加到工作电流上的额外栅极电流具有负面影响。




图 4.30 典型的 JFET 的栅电流与漏-栅电压的关系图 (图片由 Siliconix 公司提供)




图 4.31 减小栅极电流断点的影响

## 4.5 MOS 场效应管

MOS 场效应管 (MOSFET) 或者金属氧化物半导体 FET 的明显特点就是它的栅极通过一层很薄的氧化物与半导体的沟道隔离。所以它不是 PN 结, 也不像 JFET, 它没有栅极漏电流流过。



#### 4.5.1 低功率 MOSFET

低功率 MOSFET 已出现一段时间了, 主要用于类似 JFET 的场合应用, 特别用于高输入阻抗放大器、RF 电路以及模拟开关。这些器件是平面结构, 在衬底的一侧扩散出源极和漏极。把平面的 MOSFET 设计成双扩散 (DMOS) 已经考虑了小尺寸沟道, 它导致了低电容和较快的开关速度。DMOS 器件具有很好用的性能, 可作为纳秒范围的模拟开关以及吉赫兹范围的 RF 放大器, 但是它们不能广泛获得。

##### 栅极击穿

低功率 MOSFET 的缺点集中在栅极和沟道之间非常薄的绝缘层上。通常制造商规定的栅极击穿电压在  $\pm 15\text{ V}$  到  $\pm 40\text{ V}$  之间。同时栅极-沟道的电容是几个皮法, 而且电容没有放电通道, 当器件在电路外, 需要超过击穿电压的电荷是非常小的 (大约  $100\text{ pC}$ ), 而且很容易产生静电 (参见 9.2.2 节)。所以通过预先控制它们插入电路, 低功率 MOSFET 可能被简单地破坏。

对于这个问题有两个解决方案。一个就是在整个生产过程阶段强加严格的防静电预防措施。最安全的方式是把器件所有的导线短接在一起, 比如用导线把它们缠绕在一起, 直到板子封装完成。相对于大多数的封装操作, 这是劳动密集型的, 易于出错, 而且与表面安装的封装不协调。因此栅极无保护的 MOSFET 不太用于大量的产品。

##### 栅极保护

另一个解决方案是在器件的封装内, 通过结合额外的保护以防止栅极电压达到击穿电压, 以额定稳压二极管的形式恰巧在击穿电压下 (参见图 4.32)。制造商可以提供同一器件的带栅极稳压管保护和不带栅极稳压管保护的不同形式。带保护的最大好处就是器件在装配过程中可看做和其他任何半导体元件一样, 不需要采取额外的装配保护。




图 4.32 MOSFET 的栅极保护

当然, 在电路性能上要进行综合考虑。稳压管限制了反向栅极电压 (对 N 沟道器件来说) 变为一个二极管的压降, 这可能会影响栅极驱动电路的设计。更重要的是, 它添加了一个具有栅极漏电流的元件, 它具有先前列出的二极管漏电的所有特性。在一些应用上, 使用 MOSFET 的优点不能体现出来。

### MOSFET的综合考虑

欲采用低功率 MOSFET 的设计人员所面对的选择是相当简单的。或者指定一个栅极保护器件,同时接受它所包含的性能限制,但是设计者自己要熟悉这个产品的公司。或者因为需要超高阻抗,所以坚持采用无保护的器件,如果生产过程不是很严格,你需要为产品可靠性付出额外的代价。

还需记住的是,低功率 MOSFET 易于栅极击穿的性质可能在被焊到电路里也不会消失。特别是如果它用于高阻抗输入电路,如果偏置电阻在兆欧姆范围内(或更差,或缺失),那么栅极仍会有击穿的危险,严格的预防措施可能需要在电路板上或设备上查看。

### 4.5.2 VMOS 功率场效应管

对于沟道电阻的约束(通常几十到几百欧姆)和由此产生的关于传统平面的 MOSFET 的功率控制的限制与双扩散的纵向 MOSFET 或 VMOS 无关。由 20 世纪 70 年代末的 HEXFET 以及后来广泛的第二来源提供的器件范围,“导通”电阻可达到毫欧姆范围,漏-源击穿电压可达到 500 V 和更高。因此它是功率双极型晶体管的直接竞争者,而且在许多方面还胜过它。表 4.2 对这两个以及它们的混合产品 IGBT(参见 4.6 节)的主要区别进行了比较。在开关速度,增益以及功率处理上必要的综合考虑,双极型晶体管较早进行了处理,对于 MOSFET 甚至是缺少的。

表 4.2 功率 MOSFET、双极型晶体管以及 IGBT 的性能比较

	功率 MOSFET	功率双极型晶体管	IGBT
最大额定电压	最高为 1 kV	最高为 1 kV	最高为 1200 V
最大额定电流	最高为 100 A	最高为 500 A	最高为 500 A
开关速度	通常优于 100 ns 与温度无关	通常为 0.3 ~ 5 $\mu$ s	通常为 0.2 ~ 1 $\mu$ s 随着温度变化,开关损耗增加
输入特性	电压, 3 ~ 10 V $V_{GS}$ 增益温度系数为 -0.2%/°C	电流, 20 ~ 100 $h_{FE}$ , $h_{FE}$ 温度系数为 +0.8%/°C	电压 5 ~ 8 V, $V_{CE(sat)}$ 的温度系数为 -11 mV/°C
输出特性	电阻性, 当并联时平分电流, $R_{DS(on)}$ 温度系数为 0.7%/°C, 有本征漏极二极管	非电阻性, 当并联时电流紊乱, $V_{CE(sat)}$ 温度系数 -0.25%/°C, 没有本征输出二极管值	混合性 $V_{CE(sat)}$ 温度系数在高电流时为正值, 在低电流时为负
击穿	安全工作区域受热量限制, 建议防止静电引起的击穿	在高 $V_{CE}$ 时二次击穿易受热量影响, 远离	安全工作区域受热量限制, 建议防止静电引起的击穿
单价 *	1.5 便士/W	0.75 ~ 1 便士/W	2 便士/W

\* 为塑料封装, 最大 25°C 的功耗的每瓦特的平均价格, NPN 或 N 沟道, 100 V 或 600 V 额定电压, 30 ~ 150 W 额定功率。

VMOS 的特性与双极型晶体管在功率开关应用上的比较通常认为是:

- 电压驱动而不是电流驱动: 所需的驱动功率很小, 简化驱动电路。
- 提高了开关速度: 在高频时具有高效率。
- 电阻的输出特性: 尽管性能受高电流时损耗的限制, 对于并联器件要好一些。

尽管这些都是真实的，但也带来了一些缺点，在实际中需要一些努力来实现。

### 4.5.3 栅极驱动的阻抗

由于 VMOS 是多数载流子器件，它不具有与双极型晶体管有关的少数载流子开关的延时，它的开关速度是由栅极驱动的速度来控制的。因为栅极阻抗几乎完全是容性的，导通 / 截止的延时取决于驱动电路的输出阻抗（参见图 4.33）。




图 4.33 栅极开关电容和波形

这样，尽管从 CMOS 逻辑门直接驱动 VMOS 开关是可能的，但是这样做将损坏可以达到的开关时间。例如，一个典型的 74HC 系列的门电路 5 V 时具有 4 mA 的输出驱动能力；一个典型的中等尺寸的 VMOS 具有 200 pF 的输入电容。如果 VMOS 的开关电压阈值是 3 V，那么到达此值的时间是  $C \cdot V/I = 150 \text{ ns}$ 。注意的是一些 VMOS 器件在  $V_{GS} = 10 \text{ V}$  时具有  $R_{DS(on)}$ ，不应从逻辑 5 V 直接被驱动。电源电压最坏情况，输出电平和 VMOS 阈值将导致 VMOS 在导通特性的拐点被驱动，具有不可预见性和较高的  $R_{DS(on)}$ 。逻辑一致的 CMOS 系列在  $V_{GS} = 5 \text{ V}$  时的性能指标是可行的。


然而，这还远远未结束。由于漏 - 栅 Miller 电容  $C_{GD}$  的漏极波形的反馈，实际的开关波形变得更复杂了。这也必须由栅极驱动电路来为  $C_{GS}$  充电，由于开启阶段的漏极电压的快速变化，所以对于 Miller 电容的  $C_{GS}$  的充电时间比栅源之间的电容  $C_{GS}$  要长一些。

MOSFET 制造商现在用栅电荷的概念来描述其器件的这个特性。使用栅电荷的好处就是，由于  $Q$ （电荷 = 时间  $\times$  电流），可以很容易地计算出在预计的时间内驱动电路对导通器件所需的电流量。比如，如果 1 mA 给栅极供电，那么一个具有 20 nC 栅电荷的器件可以在 20  $\mu\text{s}$  内导通，或者如果栅电流增加到 1 A，那么它可以在 20 ns 内导通。所以使  $R_G$  为低， $I_G$  为高，明显地提高开关的时间。各种各样的技术可以用来使它结束：如图 4.34 所示。


#### 栅 - 源过压

除了开关时间外，其他的因素要求来自栅驱动电路的较低动态阻抗。额外的  $V_{GS}$  会穿透栅 - 源的氧化层，从而引起永久损坏。暂时的栅 - 源过压可由通过漏 - 栅电容内耦合的


大的漏极电压尖峰脉冲产生（比如，由另一个连到漏极的器件引起，或由感应的瞬变引起）。如果动态驱动电路阻抗很高，如果栅极由脉冲变压器驱动，就是这种情况。瞬变的幅度可能受  $C_{GD}$  和  $C_{GS}$  的潜在的驱动的效果限制。这些值的典型比值是 1:6, 所以 300 V 的漏极瞬变是 50 V 的栅极瞬变的反映，它足以破坏栅极。




物美价廉的：采用额外的驱动电压  
 $V_{drive}$  栅极加速电容




带有 CMOS 缓冲器，越多越好。  
驱动来自最高的可用电压



TTL 应与高电压集电极开路的缓冲器接口，上拉电阻和补偿的射极跟随器



补偿的射极跟随器也可用于加速线性驱动电路



最终的驱动器：一对功率 CMOS  
通过选择器件选择驱动输出阻抗

图 4.34 功率 MOSFET 的驱动电路

如果这样的瞬变是可预见的（特别是漏极连到了外部电路），那么简单的预防措施是指定一个具有完整稳压栅极保护二极管的器件，在靠近栅 - 源端附近的外部电路内合并一个 VMOS 功率器件，由于它们较高的栅极电容，相对低功率的 MOSFET 来说，本身不易受静电感应破坏的影响，但是如果它们是有效的，就要谨慎地指定栅极保护部分。否则，保证驱动电路的源极阻抗足够低以吸收感应的栅极瞬变，它们没有达到破坏的级别。

#### 源引起的自感应

与导通和截止有关的高输出  $di/dt$  会对栅极驱动产生进一步的潜在问题。它通过源极，

在源引线的电感两端产生一个瞬变的电压，除非仔细控制布局，否则会与栅极驱动电压串联出现。这样会减少  $V_{GS}$ ，降低开关速度。若要使影响最小化，栅极驱动电路应与返回到器件端的源高电流分离开来，以至于两者之间没有互阻抗（参见图 4.35）




图 4.35 防止源引线的电感影响  $V_G$

#### 4.5.4 开关速度

当希望使功耗最小时，高的开关速度会有两方面不好的影响。它们产生明显的电磁干扰(EMI)以及漏-源过压尖峰脉冲。EMI 主要通过布局、滤波和屏蔽来控制，是第 8 章的主题。这里，只关注防止快速开关的一个因素。

当电流流过感性负载时，漏-源过压产生，快速断电(参见 3.4.4 节)。甚至当主负载为非感性的或被箝位，杂散电感会在电流上产生明显的瞬变，开关速度由 VMOS 器件决定(参见图 4.36)。20 A 的电流流过 0.5  $\mu\text{H}$  电感，50 ns 会产生 200 V 的尖峰脉冲。另外，箝位二极管的正向恢复可能不够充分，不足以达到主感应的瞬时值的边缘。又保证为了最小电感高  $di/dt$  区域所有的连接尽可能地短，漏-源箝位稳压管或本地缓冲电路对于器件是有效的保护。




图 4.36 漏-源截止瞬变现象

#### 4.5.5 导通状态的电阻

最后，要清楚地牢记，让 VMOS 器件以高功率工作在导通状态时，功耗是受热量限制的。



这意味着,  $P R$  必须受限, 以保持结温度  $T_j$  始终在器件参数表允许的最大值之下, 最大值通常为  $150^{\circ}\text{C}$ 。关于热量控制的内容(参见 9.5 节)概括了如何考虑这两方面的因素。然而, 导通状态电阻  $R_{\text{DS(on)}}$  有一个正的温度系数, 通常在已知的温度和  $V_{\text{GS}}$  下被提供。在最大  $T_j$  时, 它将是  $25^{\circ}\text{C}$  提供的数值的  $1.8 \sim 2$  倍, 如果散热大小固定以使希望的最大散热得出最大的允许温度, 那么有效的工作电流将是  $25^{\circ}\text{C}$  时值的  $0.7$  倍。而且如果稳态时所用的  $V_{\text{GS}}$  小于  $R_{\text{DS(on)}}$  提供的值, 那么实际的  $R_{\text{DS(on)}}$  将会又变得更高。采用参数表的数据作为现实值是很危险的。

$R_{\text{DS(on)}}$  正温度系数的优点就是使并联器件获得更高的电流更容易。具有负温度系数时, 如果某个器件获得的电流多于它的分流, 那么这会减少它的阻抗, 使它获得更多的电流等。这称为电流拱起, 它是双极型晶体管的一个特性, 如果不做处理就会导致热量散失, 通常给每个晶体管加上一个单独的射极电阻。VMOS 正温度系数在另一方面促使了分流, 同时也阻止了热量散失。

#### P 沟道 VMOS

尽管前面的讨论主要集中在 N 沟道 VMOS 场效应管, 但是同样的考虑也适用于 P 沟道器件。一些厂商针对其普遍的 N 沟道系列也“补充了”P 沟道部分。因为两个基本材料的不同电阻系数, 所以没有这样的东西作为真正的互补对。P 型硅比 N 型硅具有更高的电阻系数, 所以 P 沟道器件需要一个更大的有源区以获得同样的导通电阻。这些在价格上体现出来: 同样  $R_{\text{DS(on)}}$  和同样的额定电压的 P 沟道元件将比它的补充 N 沟道类型贵一些。栅极导通电压, 跨导和电容几乎可以是相等的。然而, 热电阻, 脉冲和连续的电流额定值以及安全工作区对于 P 沟道来说要高一些。无论什么时候需要匹配工作, 这都是一个最合适的结果, P 沟道会具有相对于热量大小更大的工作范围。

## 4.6 IGBT

功率半导体的新成员是绝缘栅型双极型晶体管 (IGBT)。在电力电子学方面, 必须要求是小型号, 重量轻和高效的功率电源, 但是对于功率双极型器件和功率 MOSFET 并不能完全满足这些要求。可以找到大电流、高电压的双极型器件, 但是它们的开关速度又低得可怜。功率 MOSFET 具有较高的开关速度, 但是大电流、高电压的模型却很难达到。

IGBT 是个可以超越这些限制的功率半导体器件。当要保证栅极驱动要求时, 它可以降低 MOSFET 导通状态较高的功率损耗。它是由栅极电压控制作为功率 MOSFET, 但是输出电流特性是双极型晶体管的。这种器件结合了双极型晶体管和 MOSFET 二者符合要求的特性。

### 4.6.1 IGBT 的结构

IGBT 由绝缘栅型 N 沟道金属氧化物半导体场效应管的输入和双极型 PNP 的输出结合

而成(参见图 4.37)。对 MOSFET 和 IGBT 进行比较时发现,二者的结构看起来非常相似。二者都具有相似的栅极结构以及与  $N^+$  源相连的 P 阱。两个器件 P 阱下的 N 型材料都是由厚度和电阻系数决定大小以保持器件所有的额定电压。主要的区别在于 N 型衬底下添加的  $P^+$  衬底,它产生了晶体管的输出。




图 4.37 IGBT 结构和电路

MOSFET 的大多数导通损耗都发生在 N 区,500 V 的器件通常为 70%。如图 4.37 的等效电路图中所示,IGBT 由以伪达林顿管结构的 N 沟道 MOSFET 驱动的 PNP 组成。IGBT 上的压降是两个部分的和:PN 结上的二极管压降和 MOSFET 激励上的压降。这样,不像功率 MOSFET,IGBT 上导通状态的压降不会低于二极管的导通电压。另一方面, MOSFET 部分不会传送大量的输出电流,PNP 输出也是一样;因此高电流时的输出电压降可以被简单地看做是 MOSFET 在满(全)电流时的压降除以 PNP 的增益。这称为“电导调制”。

PNP 的基区没有产生,横跨整个晶片的 PN 结的发射极 - 基极不能消失或钝化。这影响了 IGBT 的夹断和反向截止行为,同时也是很少谈到的主要缺点的起因。

#### 4.6.2 相对于 MOSFET 和双极型晶体管的优点

与双极型晶体管相比,IGBT 主要具有以下优点:

- 与 MOSFET 相比,易于栅极驱动
- 不易受二次击穿的限制
- 集电极 - 发射极饱和电压在高电流时具有正的温度系数,使得它适合与 MOSFET 并联

只剩下功率双极型晶体管成为完全无特征的,低性能范围的应用,只有较低的价格使它得以生存。

与 MOSFET 相比,IGBT 的主要优点就是它在高电流时导通状态较低的损耗,由于 N 层的电导调制大大提高了固定芯片尺寸 IGBT 的电流处理能力。已经表明,电导调制提高了正向导通电流,是等效 MOSFET 的 20 倍,是双极型晶体管的 5 倍。此外,由于 MOSFET 额定电压

的升高，它内部的反向二极管显示提高了反向恢复时间，导致增加了开关损耗。IGBT 没有内部反向二极管，所以可作为应用时合适的候选外部器件。

双极型晶体管输出结构也产生了关于最大输出额定电压的边界。加上具有适用于并联的特点，使它成为高电压，大电流模型的备选器件。IGBT 的技术最适合 1000 V 以上的击穿电压，而 MOSFET 更适合击穿电压在 250 V 以下的器件。在两者之间，特别是在 400 ~ 600 V 有巨大的应用范围。二者之间的折中考虑就更复杂了，MOSFET 适用于高频应用，IGBT 适合于低频的应用。

### 4.6.3 缺点

IGBT 唯一致命的弱点是它的夹断特性。IGBT 夹断速度的最大限制是构成 PNP 基极的 N 区少数载流子的寿命。由于基极不容易得到，不能采用外部驱动电路来提高开关时间。基极存储的电荷引起 IGBT 夹断时电流波形的“尾巴”（参见图 4.38）。当去掉栅极电压时，多出的少数载流子必须在器件完全停止导通前去除。当 MOSFET 沟道截止时，电子电流停止，输出电流在尾巴的起点处快速下降到一个较低的值。接下来器件的截止速度由集成的双基极开路电荷减少来决定。这时慢速的开关在夹断期间产生一个较高的损耗，记住损耗是  $V_{CE}$  与  $I_C$  的乘积，因此对开关的频率有一定限制。更糟糕的是，在较高温度时电流尾在持续期间抬高且增大了。




图 4.38 典型 IGBT 的夹断波形，显示出电流尾（来自 International Rectifier）

开启时间是非常快的，是由集成 PNP 双极型晶体管开启电压饱和的速率决定的。IGBT 制造商自然希望通过减小尾巴来扩大频率限制的上限，但这只能通过折中其他的参数来实现，特别是 PNP 晶体管的增益，因此将导致器件中的导通损耗。

## 第 5 章 模拟集成电路

运算放大器（简称运放）是模拟电路的基本部件，就像存储器件的发展对数字技术的作用一样，运放性能的发展对于线性 IC 技术是决定性的考验。本章专门讨论带有参考电压接入端的运算放大器和比较器。并不否定其他有用的模拟功能的巨大且不断发展的应用范围，但是这里打算关注对于适合专门的应用且很少对它们进行总结性的内容。

已经有书籍介绍了关于运算放大器的原理和电路设计，这些方面这里就不重复了。我们更愿意关注实际器件里发现违背理想运放参数的原因，并且总结综合考虑的问题（包括价格和实用性，以及技术因素）在实际设计中必须考虑的。也将讨论一些特殊情况的例子。

### 5.1 理想运算放大器

下面的一组特性定义了理想电压放大组件：

- 无穷大的输入阻抗，没有偏置电流
- 零输出阻抗
- 任意大的输入和输出电压范围
- 任意小的电源电流和/或电压
- 无限的工作带宽
- 无限的开环增益
- 零输入偏置电压和电流
- 零噪声
- 对温度，电源线以及共模形式的输入波动绝对不敏感
- 零成本
- 适用于现有的任何封装
- 不同厂家之间的兼容性
- 良好的可靠性

由于这些特性没有一个是容易实现的，所以必须从市场上众多有缺点的类型里选择一个实际的运算放大器以适合特定的应用。一些综合考虑的主要范例是：

- 高频交流放大器需要最大增益带宽的乘积，但是不关注偏置电流和偏置电压

- 电池供电的电路希望在最小的电源电流和电压下获得最好的所有参数指标
- 用户设计时会以技术性能为代价使成本最小化
- 精密仪器的放大器会需要最小的输入偏置和噪声，但是可能牺牲速度和低廉的价格

器件参数表包含一些但不是所有进行综合考虑的必要信息（最至关重要的，它们没有谈到价格和实用性，你必须从生产商那里得到）。功能特性通常需要一些解释，临界参数可能会隐藏或缺失。通常，如果你感兴趣的参数不在参数表里，那么假设一个最差的数值是最安全的。意思是说，厂商不准备针对那些参数测试它的器件，或证明最小或最大值。

### 5.1.1 应用分类

事实上，有各种各样的可用器件，运算放大器根据它们的应用被分成几个主要的类别，对于不同的类别，上述的综合考虑会有所不同。表 5.1 所示的为运放在每个类别下某些重要参数合理的临界范围。

表 5.1 对于不同应用类别的参数

类型	GBW(MHz)	转换速率 (V/ $\mu$ s)	$V_{OS}$ (mV)	$I_{CC}$ (mA)	$V_{OS}$ 漂移 ( $\mu$ V/ $^{\circ}$ C)	噪声(nV/Hz)	增益/相位 差(%)
通用型	1 ~ 30	0.5 ~ 40	0.5 ~ 20				
低功率型	0.05 ~ 5	0.03 ~ 3	0.5 ~ 20	0.015 ~ 1			
高精度型		0.3 ~ 10	0.06 ~ 0.5		0.5 ~ 4	3 ~ 30	
高速和视频型	30 ~ 1000	100 ~ 5000	1 ~ 25	3 ~ 15			0.01 ~ 0.3

## 5.2 实际运算放大器

### 5.2.1 失调电压

输入失调电压  $V_{OS}$  可以被定义成放大器的反相和同相输入之间的差分直流电压，用来驱使它的输出为零。在性能良好的放大器内，零电压输入会得到零电压输出；实际器件会有从几十毫伏到几个微伏的失调电压。失调作为一个与实际输入电压串联的误差电压出现。但是一个“高精度”的运放通常考虑的是精确度的改变，即  $V_{OS}$  小于 200  $\mu$ V， $V_{OS}$  温度系数（参见后面章节）小于 2  $\mu$ V/ $^{\circ}$ C。双极输入运放对于极低失调电压应用是最适合的，除非你想限制带宽到几十赫兹，在这种情况下，CMOS 自身成了斩波稳定型。斩波技术使  $V_{OS}$  达到极低的值，为了给电容充电，通过一秒钟内重复几百次给放大器的实际  $V_{OS}$  置零产生漂移。

失调主要是参考输入信号的。输出失调电压是输入失调乘以闭环增益。这在高增益交流放大器就特别麻烦，因为为了追求性能，失调电压或失调误差是不重要的，设计人员已经忽略它了。图 5.1 所画的是一个具有 1000 放大倍数的同相交流耦合放大器。






图 5.1 同相交流放大器和峰值净高问题

我们讨论一下对于音频应用的电路，运放是针对低噪声和宽频带而选择的 TL072 的一部分，工作电压为  $\pm 12\text{ V}$ 。TL072 提供最大为  $10\text{ mV}$  的  $V_{OS}$ 。在所示的电路中，将被放大闭环增益倍以在  $10\text{ V}$  的输出获得一个直流增益——这非常接近电源电压，留下峰值储备来解决过载问题。实际上， $\pm 12\text{ V}$  的电源电压，TL072 可能在  $9 \sim 10\text{ V}$  达到饱和。

由于放大失调引起的输出饱和

设计者可能希望在输入端的  $2\text{ mV}$  峰峰值的交流信号在输出端被放大成  $2\text{ V}$  的峰峰值的交流信号。如果肯定是直流情况，那么可以有至少  $20\text{ dB}$  的峰值净高： $\pm 10\text{ V}$  有效的电压有  $\pm 1\text{ V}$  的输出摆幅。但是最坏的情况是器件  $V_{OS}$  实际上没有峰值净高，输入只有一端可用，另一端为  $20\text{ V}$ 。结果产生单极（非对称的）削波。最坏的结果是如果设计在器件上进行测试，有一个比最坏情况稍好一点的失调， $1\text{ mV}$ 。那么直流输出电压只能是  $1\text{ V}$ ，实质上可以达到所有希望的峰值储备。如果这个设计允许生产，那么不希望客户抱怨有失真。它本身另一个问题就是，如果输出耦合电容是极化的：直流输出电压可以根据失调的极性决定是哪一极。如果这个搞不清，很可能在某些产品的单元中会造成电容的早期失效。

减少失调的影响

解决方案很多。最容易的方法就是把反馈变成交流耦合，产生单位直流增益，以至于输出直流电压失调与输入失调相同（参见图 5.2）。反相结构在这方面相对简单。这个方法的难点就是时间常数  $R_f \cdot C$  可以被无限制地增大，导致加电要延迟几秒。




图 5.2 交流耦合以减小失调

第二个解决方案是减小增益为一个合理的值，同时级联放大组件。比如，两个交流耦合的放大组件各自分别具有 33 的增益，级联起来，具有同样的性能，但是失调会很容易控制。随着带外滚降，带宽也会提高。遗憾的是，这个方法需要添加元件，因此增加了成本。

第三个解决方案是采用一个具有较好  $V_{OS}$  规格的放大器。这需要对增益-带宽，功耗或其他参数，或成本的综合考虑。例如，上面的例子具有  $180\mu A$  最大失调的 AD 的 OP-227G，尽管它明显价高一些，但可能是一个合适的候选者。但是尽管整个成本还不变，相对于第二个解决方案减少了元件。

### 失调漂移

失调电压的漂移与最初的失调电压有关，作为  $V_{OS}$  如何随温度，时间改变的一个衡量。大多数厂商会标明由温度产生的漂移，但是只有那些提供精密器件的厂商会说明时间上的漂移。标准器件目前的技术允许的温度系数在  $5 \sim 40\mu V/^\circ C$  之间，典型值是  $10\mu V/^\circ C$ 。对于双极输入，漂移的幅度直接与室温时最初的失调有关。初始失调的每毫伏的温度系数经验值是  $3.3\mu V/^\circ C$ 。当计算失调的影响时，漂移还应加上最坏情况的失调电压，工作在较宽的温度范围上时，漂移还是很明显的。

由于栅极开启电压随时间、温度和所用的栅极电压产生漂移，早期的 MOS 输入的运算放大器具有很差的失调电压性能。最新的发展，特别是硅栅技术的发展，已经解决了这些问题，CMOS 运放（比如 Texas Instrument 的 LinCMOS）可以达到双极水平的  $V_{OS}$ ，具有很好的漂移，提供的数据为  $1 \sim 2\mu V/^\circ C$ 。

### 电路技术去除了漂移的影响

微处理器控制已经考虑了新的模拟技术的发展，其中之一就是使输入放大器的失调为零，如图 5.3 所示。采用这项技术，最初的电路失调可以通过加一个零输入来校准，在非易失性的存储器内存储总的输入值（失调的总和），最后从实时输入值里减去这个值。采用这项技术，只有失调漂移，没有绝对的失调漂移值是非常重要的。换言之，为了额外的几个元件的价格（模拟开关和接口），调零可能会实时地重复进行，甚至会减去漂移（这就是前面讨论过的斩波运放的微处理器等效电路）。




图 5.3 采用微控制器的失调调零

### 5.2.2 偏置和失调电流

输入偏置电流是放大器输入部分在第一阶段建立正确偏置条件所要求的平均直流电流。输入偏置电流是两个输入端的偏置电流的差。双极输入阶段需要一个偏置电流，它直接与集电极电路的电流流向有关，用增益来除。另一方面，FET 输入(或 BiFET)运放不需要这样的偏置电流，它们的输入电流只由泄漏和输入保护的的需要来决定。


偏置电流的大小

双极器件的输入偏置电流的范围从几微安到几纳安，大多数工业标准的器件提供的值好于  $0.5 \mu\text{A}$ 。在偏置电流和速度之间已形成了折中：高速要求第一阶段较高的集电极电流对内部的节点电容更快速地充电，从而要求较高的偏置电流。当采用电流调零技术的器件自称为皮安级时，高精度的双极运放可达到小于  $20 \text{ nA}$ 。JFET 和 CMOS 器件按惯例在  $25^\circ\text{C}$  达到几皮安或几十皮安输入电流，但是因为这几乎是反偏结的泄漏，随温度成指数增长(参见 4.1.3 节)。因此尽管高精度的 JFET 和 CMOS 在  $125^\circ\text{C}$  仍表现出纳安级水平，但是工业标准的 JFET 运放在高温时不会好于双极型运放。甚至要注意的是对于 JFET 的  $25^\circ\text{C}$  的数字可能会被误解，因为它引用的是  $25^\circ\text{C}$  的结温度：一些 JFET 运放采用相当高的电源电流，在工作时明显变热，所以结温度实际上比周围环境温度高几度或几十度。

输入偏置和失调电流有双重意义：它决定了放大器的稳态输入阻抗，同时导致了额外的电压失调。因为偏置电流可以对实际效果进行更好的衡量，所以输入阻抗几乎不作为运放参数表引用的参数。对于闭环反相配置，它是不相关的，从运放输入端看的实际阻抗由于反馈已降到接近于零。同相结构的输入阻抗由输入电压的变化值除以偏置电流的变化来求得。

由偏置和失调电流引起的输出失调

更重要的是偏置电流产生了失调。流入电源内阻  $R_s$  的偏置电流在每一端都产生一个与输入串联的电压；如果偏置电流和源内阻是相等的，那么没有电压产生，不会增加额外的失调。



理想情况:  $I_B$  在  $+$  端和  $-$  端是相等的，所以  $V_{S+} = V_{S-} = I_B \cdot R_S$  及  $\Delta V_{OS} = 0$

较差的设计:  $R_S$  在  $+$  端和  $-$  端不相等，忽略  $I_{OS}$ ，  
 $V_{S+} = I_B \cdot R_3$ ,  $V_{S-} = I_B \cdot R_1 // R_2$  及  $\Delta V_{OS} = I_B \cdot (R_1 // R_2 - R_3)$

实际的运放: 由于  $I_{B-}$  不同于  $I_{B+}$  乘以  $I_{OS}$ ， $R_S$  在两端是相等的，所以  
 $V_{S+} = I_{B+} \cdot R_S$ ,  $V_{S-} = (I_{B+} + I_{OS}) \cdot R_S$  及  $\Delta V_{OS} = I_{OS} \cdot R_S$

图 5.4 偏置和失调电流

实际上, 失调电流产生一个有效的失调电压, 是由  $I_{OS} \cdot R_S$  (温度系数也取决于二者) 加上或减去运放固有的失调电压  $V_{OS}$  得出的。显然, 无论哪个占优势, 输出都取决于  $R_S$  的大小。较高的值要求运放具有较低的偏置和失调电流。比如, 当  $R_S = 33 \text{ k}\Omega$  (通常  $V_{OS} = 1 \text{ mV}$ ,  $I_{OS} = 30 \text{ nA}$ ) 时, 由 741 的输入电路产生的电流和电压失调是相等的。同样的值对于 TL081 JFET 运放是  $1000 \text{ M}\Omega$  ( $V_{OS} = 5 \text{ mV}$ ,  $I_{OS} = 5 \text{ pA}$ )。

假如每一端的电源内阻是相等的,  $I_B$  本身不产生失调。如果不相等, 产生失调是  $I_B \cdot \Delta R_S$ 。由于对于双极型运放,  $I_B$  可能比  $I_{OS}$  高一个数量级, 所以它对  $R_S$  进行补偿: 上面电路的  $R_3$  就是这个作用。如果电流失调没有构成问题,  $R_3$  可以被忽略或改变值的大小。除了附加元件的缺点外,  $R_3$  也是一个增加的噪声源 (由  $I_B$  的噪声元件产生), 在低噪声电路里会绝对禁止。

### 5.2.3 共模影响

有两个因素由于未出现在运放电路理论中可能被忽略, 直到后来出现在设计中, 它们是共模抑制比 (CMRR) 和电源抑制比 (PSRR)。图 5.5 用图的形式表现了出来。与二者有关的是共模输入电压的范围。




图 5.5 共模和电源抑制比

#### CMRR

当理想运放双输入, 忽略失调且在整个输入范围内同样 (共模) 存在时, 它不会产生输出。实际上, 两个输入端之间的增益裕度以及共模电压失调的变化当共模电压改变时共同在输出端产生一个误差。这个误差指的是输入端 (就是说, 除以增益) 产生一个等效的输入共模误差电压。这个电压与实际共模输入电压之比就是共模抑制比 (CMRR), 通常表示为 dB。例如, 80 dB 的 CMRR 表示的是对于 “+” 和 “-” 两个输入端每 1 V 的变化, 将有  $100 \mu\text{V}$  的等效输入电压误差。反相放大器结构由于输入始终保持在恒定水平, 所以本身不受共模误差的影响, 而同相和差分电路易受影响。

CMRR 不必为常数。它随着共模输入的大小和温度的改变而改变, 总是在频率提高时变得更差。每个厂商可能指定一个平均值或最坏情况时的值, 总是给出在直流时的值。

## PSRR

电源抑制比与 CMRR 相似，但是它与由于电源线电压的改变相对于输入的误差电压有关。如前所述，80 dB 的 PSRR 表示为线电压的 1 V 变化，将导致 100  $\mu$ V 的等效输入误差。再者，PSRR 随着频率的增大变得更差，在几十到几百 kHz 范围内可能只有 20 ~ 30 dB，所以电源线上的高频噪声很早就反映在输出上了。由于内部偏置结构的区别，正和负电源线的 PSRR 之间可能差几十分贝。因此，希望相等是不明智的，但是反相电源线信号，如电网的频率波动会互相消除。

### 5.2.4 输入电压范围

共模输入电压范围通常定义成在满足引用 CMRR 的情况下的输入电压范围。当超过它时，误差会快速增大。输入范围包括还是不包括负的电源线，主要取决于输入的类型。常用的 LM324 和它的派生产品在输入有一 PNP 发射极耦合对，允许工作在负的电源线稍低的范围里。Texas, National, STM 和 Intersil 的 CMOS 输入器件也允许工作在低于负的电源线。由于这些运放的一部分最适宜工作在单个正电源，所以它们在差几伏到正满度就停止了，但也有一些器件是有效的，这类器件在输入范围内包含双满度，称之为“满度”输入运放。传统的 741 双极型器件，设计成  $\pm 15$  V 线，变动只能在每个电源线的 2 V 之内，BiFET 型的限制更为严格。

#### 绝对的最大输入

共模工作输入电压通常不同于绝对的最大输入电压范围，它通常等于电源电压。如果没有电流限制时超过最大输入电压，那么很可能毁坏器件；不注意时很容易发生，除了电路与外部输入相连，比如一个大电容通过输入直接放电。即使电流被限制为安全值，输入端的过压可能会导致不可预计的情况发生。上锁或 IC 使自己置于准稳态，可能会从电源中获得很大的电流，一种可能就是导致燃烧。另一种可能就是输入符号的改变，以至于反相输入突然变成同相输入（这在早期的器件，如 709 是很常见的故障）。随着电容与一个或另一个输入直接耦合时，或当对于电路不同部分在不同时间的导通或截止时，电源线这些问题最经常出现。防止它们的最安全方法是在每个输入含有一个合理的阻抗，直接与输入引脚串联。

### 5.2.5 输出参数

有两个参数限制了运放的有效输出电压：电源线电压和负载阻抗。

#### 电源线电压

很显然，输出变化不能超过任一电源线。遗憾的是，通常容易忽略这种情况，特别是当电路图中经常漏掉电源连接时，不同的四运放封装给出不同的电源线，很难明白哪个器件由



哪个电压供电。更严重的是，未稳压的电源实际的电压可能会明显地少于标定的值。所需的输出必须由最坏情况时的电源电压计算得出。

以往，大多数的运放的输出变化不能正巧高于任何电源线。大量的 CMOS 输出器件已经解决了这个限制，有许多用于单电源工作的类型在输出有电流吸收，可能在负(或地)电源端几十毫伏之内。其他传统的双极型器件和 BiFET 部分摆动必须小于每个电源线 2 V 之内。经典的输出级(参见图 5.6)是一对互补的发射极跟随电路，它提供低输出阻抗，但是任何方向有效的输出受( $V_{DR(min)} + V_{BE}$ )的限制。取决于输出的具体设计，任何一极的变化也可能或不可能对称。在一些参数表里峰-峰的输出电压提供的摆动值掩盖了这个事实，而不是最大输出电压和电源端有关系。




图 5.6 输出电压的摆动约束

#### 负载阻抗

输出也取决于电路负载阻抗。这似乎是很显然的，但是有一个错误的观点就是，由于反馈减少运放的输出阻抗，与开环与闭环增益的比成比例，所以它应该可以驱动较低的负载电阻。这当然是个较好的补充，但是欧姆定律不是那么容易违背的，低的输出电阻只能由低输出电压的变化来驱动，完全取决于输出级的电流驱动能力。来自大多数器件的最大输出电流考虑到封装损耗的限制大约为  $\pm 10$  mA。在一些情况下，输出电流的说明是由特殊的输出电压变化驱动  $2 \sim 10$  k $\Omega$  的负载时决定的。带有 CMOS 满度输出的运放如果在开路里被驱动，实际上只提供满度变化；任何输出负载，当然包括反馈电阻，按输出电阻与负载电阻之比减小总的有效变动(参见图 5.7)。




图 5.7 带有 CMOS 输出的受满度范围的变化限制

如果需要更多的输出电流，完全是用额外补偿的发射极跟随器或近似的東西达到缓冲

输出的目的，只要从最后的输出进行反馈。当做这些时，注意进行短路保护（如果你不得不采用替代晶体管也是可以的），也要记住组合的高频响应已经改变了，闭环电路现在可能不稳定了。

一些单电源供电的运放没有被设计带源和吸收电流，当采用分离电源时，输出信号通过中间电源值时可能有一些重叠失真。

输出电流保护广泛用于运放中以防止驱动短路电路时带来的损坏。它不工作在相反的方向，那就是说，当输出电压由于错误条件被迫位于其中一个电源线的情况。在此时，有一个或两个正向偏置的二极管结达到电源线，电流流经只是由错误的电源阻抗引起的限制。对电路预防的方法正如 6.2.3 节所采用的方法。

### 5.2.6 交流参数

运放在高频时的性能可以用各种参数来描述，每个都是相对于略有不同的工作条件。它们是：

- 大信号带宽或全功率响应：在单位闭环增益时，最大频率，对于正弦输入信号会在额定的负载无失真地产生全部输出。这个带宽的多少通常由转换速率的性能决定。
- 小信号或单位增益带宽，或增益-带宽乘积：开环增益降为单位（0 dB）时的频率。“小信号”标志意味着输出电压的变化很小以至于不适用转换速率限制。
- 转换速率：对于较大输入阶跃变化的输出电压的最大变化率，以伏每微秒来引用。
- 建立时间：从一个阶跃输入变化到输出进入并维持最后的稳态值的一个指定的误差范围内所经历的时间。这些参数如图 5.8 所示。




图 5.8 交流运放说明

### 5.2.7 转换速率和大信号带宽

这两个参数是紧密相关的。所有传统的反馈运算放大器可以设计成一个跨导增益块驱动一个带有电容反馈的互阻抗放大器（参见图 5.9）。




图 5.9 运放转换模型

补偿电容  $C_c$  是决定运放的频率响应的重要因素。因为如果没有限制增益块的高频响应，反馈电路会不稳定，所以电容是很必要的。由于电容会减慢响应时间，所以数字电路的设计者避免在信号通道上有电容，但是当工作在线性电路时，这是为避免不需要的振荡所付的代价。

#### 转换速率

价格的准确值是由转换速率来决定的。从上面的电路可以看出， $V_{out}$  的变化率完全由  $i_{out1}$  和  $C_c$  (记住  $dV/dt = I/C$ ) 决定。举个例子，741 的输入部分的电流源可以提供  $20 \mu A$  的电流，补偿电容是  $30 pF$ ，所以它的最大变化率是  $0.67 V/\mu s$ 。运放设计者有权利在某个范围内设置这些参数，这样就可以从一个较慢的，低电源电流器件里识别出快速的，高电源电流器件。“可编程”器件，如 LM4250 或 LM346 更明显是通过在设计人员手中进行折中处理的。

如果在不影响跨导  $g_m$  时可以提高  $i_{out1}$ ，那么转换速率可以增加，相应的稳定性没有减少。这就是运放的 BiFET 系列的主要优点。由于相对于双极型器件的低  $g_m$ ，JFET 输入部分可以工作在大电流下，所以在转换速率上可以提高一个数量级或更多。

#### 大信号带宽

受  $dV_{out}/dt$  限制的转换速率可以等于输出正弦波的最大变化率。正弦波对时间的导数是：

$$d/dt [V_p \sin \omega t] = \omega \cdot V_p \cos \omega t$$

这里： $\omega = 2\pi f$

这样最大值为  $2\pi f \cdot V_p$ ，它直接与频率，输出电压的峰值有关。如果  $V_p$  等于最大的直流输出振幅，那么  $f_{max}$  可由转换速率推出，等于大信号或全功率带宽：

$$2\pi \cdot f_{max} = \text{转换速率} / V_p$$

#### 转换失真

在转换速率限制下工作的运放会在输出引起转换失真。在限制下输出为三角波（参见图 5.10），在正和负之间交替改变，当频率升高时，它会在幅值上减小。如果正向和负向的转换速率不同，在输出会出现不对称失真。由于不对称反馈波形的整形或由求和节点处的大失真信号引起的输入部分过载，可能产生意料之外的等效于直流失调电压效果。而且，从开始到结束的转换不总是线性的，但是由后面部分反转成需要的速率会在最初部分引起的变化可能表现为快速升高。




图 5.10 转换失真

### 5.2.8 小信号带宽

图 5.8(a)所示的运放频率响应表现出与简单低通  $RC$  滤波器同样的特性。3 dB 频率或角频率是指开环增益从直流值降到 3 dB。它由补偿电容  $C_c$  决定,大多数器件为较低赫兹或几十赫兹范围内。那么增益每十倍频程以恒定 20 dB 的速率“滚降”(频率增长 10 倍,导致增益减少 10 倍),直到一些高频增益降为 1。因此这个频率代表部件的单位增益带宽,也称为小信号带宽。

恒定的“滚降”现象意味着对一个器件可能涉及到一个恒定的“增益带宽乘积”(GBW)。比如,LM324 的运放有一个典型的 1 MHz 的单位增益带宽,所以如果你想在这个频率使用它,只能用做电压跟随器——由于大输出振幅受转换速率限制,此时也只能作为小信号。放大倍数为 10 时可达 100 kHz,放大倍数为 100 时可达 10 kHz,等等(但是请参见后面的有关开环增益的解释)。增益-带宽的协调请参见图 5.11。另一方面,近年来更多的一些器件具有 5~30 MHz 的单位增益带宽,因此可以提供的增益可达兆赫兹范围。超过 30 MHz 的 GBW 的任何器件自然被称为“高速”器件。




图 5.11 增益带宽滚降

### 5.2.9 建立时间

当运放面临阶跃输入时,可以把它比做诸如正弦或三角波的线性功能,要花一定的时间来产生输出。这个时间包含输出变化刚开始的延迟,转换时间,转换限制下过载的恢复时间以及规定误差内的建立时间。学过反馈理论的学生会知道,反馈控制系统对阶跃输入的表现有某种程度的过冲[参见图 5.8(b)]还是下冲取决于它的衰减系数。电路的输出必须快速变为一个精确值,特别是模-数转换器以及采样-保持缓冲器,建立时间是一个很重要的参数。

运放特别用于说明中包含建立时间参数的那些应用。尽管输出脉冲响应通常从图中可以推断出来,但是大多数通用运放不是这样的。当出现时,建立时间通常针对于单位增益,相对低的阻抗,低或无电容负载。因为它是由闭环放大器线性和非线性组合特性决定的,不能由转换速率和带宽的开环增益说明中直接推测出,尽管假设放大器在这些方面很好,也会有一个较快的建立时间是合理的。

### 5.2.10 振荡放大器

对于每一个模拟设计人员经常受到反馈放大器在某个时候振荡问题的困扰。事实上,对于不需要的振荡只有几个基本的原因,都是可以解决的,如下所列:

- 反馈回路的不稳定性
- 错误的接地
- 电源耦合
- 输出级的不稳定性
- 寄生耦合

追踪不稳定性最重要的线索就是振荡的频率。如果这个频率接近器件的单位增益带宽,那么就最可能遇到反馈引起的不稳定。可以通过暂时提高闭环增益来核实。如果问题是反馈,那么振荡应该消失或至少频率降低。如果不是,就要普遍查一查。

反馈回路的不稳定主要是在接近单位增益频率处有太多的反馈所引起的,在那里运放的相位差恰接近一个临界值(关于反馈电路理论的许多书籍谈到稳定性问题,增益和相位余量,使用诸如 Bode 图和 Nyquist 画图工具,所以这里就不介绍了)。

#### 接地耦合

接地回路或其他不正确的接地会在接地部分通过一个互阻抗引起的从电路的输出返回到输入的耦合。这个影响第 1 章已经谈到了,但是电路的拓扑结构这里再重复一下,如图 5.12 所示。如果发生的反馈显示输出部分与输入同相,那么正反馈发生,如果这超过了已知的负反馈,那么就会有振荡发生。频率取决于互阻抗的相位分配,通常是感性的,可以在较宽的范围内变化。




图 5.12 共阻抗接地耦合



## 电源耦合

电源应该被恰当旁路以避免通过共模电源阻抗类似的耦合。电源抑制比随频率而下降,通常  $0.01 \sim 0.1 \mu\text{F}$  的去耦电容可能与大功率导线的寄生电感之间在  $1 \text{ MHz}$  范围发生谐振,所以这些问题通常出现在  $1 \sim 10 \text{ MHz}$  范围。对于电源线采用  $1 \sim 10 \mu\text{F}$  的钽电容旁路可以降低谐振频率,寄生电路的  $Q$  值达到出现问题时的大小是不可能的(与图 3.19 的电容器谐振做比较)。

## 输出级的不稳定性

当器件驱动电容负载时,局部的输出级不稳定是最常见的问题。这可以在高达兆赫兹范围内产生振荡,通常可以通过靠近电源引脚的好的电源线去耦来解决,采用靠近负载阻抗返回点处的去耦接地点,或通过在反馈环内的输出部分包含一个低值串联电阻来解决问题。

电容负载通过与运放开环的输出阻抗结合也会在输出电压上引起相位滞后(参见图 5.13)。这样提高了相移,减少了反馈电路的相位差。通常设计人员看不到典型的电容负载,因为它不是作为一个元件而是一段同轴电缆。直到电缆长度接近所关心频率对应的  $1/4$  波长时,电缆可看做一个电容;比如,常见的 RG58C/U  $50 \Omega$  型的  $100 \text{ m}$  长的电缆相当于  $100 \text{ pF}$  的电容。电容可以从带有低值串联电阻的输出部分去耦,通过小的直接的反馈电容  $C_F$  补偿由  $C_L$  引起的相位滞后来提供高频反馈。




图 5.13 输出电容负载

## 在输入端的寄生电容

在运放反相输入的寄生电容  $C_s$  进一步引起相位滞后。按照通常的布线经验,当采用高值反馈电阻时,通常是带有 MOS 和 JFET 输入放大器的电路,  $3 \sim 5 \text{ pF}$  的电容很明显。因为这个电容引起的频率滚降由从输入端看进去的反馈电路阻抗来决定。可以添加图 5.14 中的小值直接反馈电容  $C_F$ , 粗略地等于反馈回路和输入端的时间常数来抵消这个滚降。实际上这个方法推荐用于所有的低频电路, 因为采用它可以限制环的带宽为尽可能小, 因此减少了噪声、易受干扰性和响应不稳定性。

### 寄生反馈

最后在不稳定来源里,要小心寄生耦合结构,特别是从输出到同相输入端。这里的任何耦合都会产生不需要的正反馈。布局是最重要的因素:让所有的反馈和输入元件靠近放大器,分开输入和输出元件,保持所有印制板的印制线短又直,对敏感电路采用接地板和/或屏蔽线。




图 5.14 增加反馈电容

### 5.2.11 开环增益

在几乎所有运放设计中采用的反馈方程为:

$$A_{CL} = A_{OL} / (1 + A_{OL} \cdot \beta)$$

这里:  $\beta$  是反馈系数  
 $A_{OL}$  是开环增益  
 $A_{CL}$  是闭环增益

该方程的一个主要的特征是,如果你假设一个非常高的  $A_{OL}$ ,那么闭环增益几乎完全由反馈系数  $\beta$  决定。这通过外部的(无源的)元件设置,因此定义得非常严格。运放总是提供一个非常高的直流开环增益(80 dB 为最小值,通常为 100~120 dB),这容易诱使设计人员完全忽略  $A_{OL}$  的影响。

#### 降低 $A_{OL}$

事实上,  $A_{OL}$  随频率和温度的改变相当明显。我们已经看到(参见图 5.11),交流  $A_{OL}$  以固定的速率滚降,通常 20 dB/十倍频程,这决定对任意给定带宽可以获得增益。实际上,当频率开始达到最大带宽时,超出的增益变得越来越低,这影响了高  $A_{OL}$  近似值的有效性。如果电路要求精确的增益,那么需要估计将要达到的实际增益。

举个例子,在直流时取  $\beta=0.01$ (增益为 100 时),  $A_{OL} = 10^5$  (100 dB)。由反馈方程得出的实际增益是:

$$A_{CL} = 10^5 / (1 + 10^5 \cdot 0.01) = 99.9$$

现在提高此增益的频率达到最大希望带宽下的 10 倍处,这将减少  $A_{OL}$  为闭环增益的

10 倍或 1000。实际的增益现在是：

$$A_{cl} = 1000 / (1 + 1000 \cdot 0.01) = 90.9$$

可见，在理想带宽的 1/10 处增益减少了 10%。

$A_{ol}$  也随温度变化。参数表不总是告诉你变化多少，但是当从低温变到高温时，通常要减半。如果电路对闭环增益的改变很敏感，那么看一看  $A_{ol}$  上的变化是不是可接受，或者减少闭环增益以获得更多的增益裕度，或找一个具有较高  $A_{ol}$  值的运放，都是很不错的做法。

### 5.2.12 噪声

带有理想元件的理想放大器最好时可以放大有限的小信号，比如说具有理想分辨率的  $10 V_{pp}$ 。没有达到这个的不理想时候就称为噪声。对于想得到的信号，放大器电路的噪声有一个最低分辨率的限制，当工作在低电平信号（低于毫伏级）或当信 - 噪比需要很高时，如在高精度放大器以及音频或视频电路里，需要考虑它。

有三个噪声源需要考虑：

- 放大器产生的噪声
- 热噪声
- 电磁干扰

其中第三个是与电路导体在 RF 时进行的电磁耦合，或低频时通过共模原理产生的。它可以通过良好的布线和屏蔽，以及通过保持较低的工作频带来减少，这里只是提醒你当考虑噪声时别忘记它的影响。第 8 章将更深入地讨论电磁兼容性 (EMC)。

热噪声

其他的两个源，如前面讨论过的直流失调和偏置误差分量，通常指的是运放的输入。热或 Johnson 噪声是在电路阻性元件里的电子热激发产生的。输入电路周围的所有电阻都会产生这个噪声。通过下式可得出：

$$e_n = \sqrt{(4kTBR)}$$

其中： $e_n$  为噪声电压的有效值

$k$  为玻尔兹曼常数， $1.38 \times 10^{-23} \text{ J/K}$

$T$  为热力学温度

$B$  为测量噪声的频带宽度

$R$  为电路电阻

根据经验，很容易得出室温 (298 K) 下，1 Hz 带宽内，1 k $\Omega$  电阻产生的噪声是 4 nV 有效

值。噪声与带宽和电阻的平方根成正比，所以 1 Hz 时的 100 kΩ 电阻，或 100 Hz 时的 1 kΩ 电阻将产生 40 nV 的噪声。噪声是个统计的过程。若有效值噪声转换为峰值噪声，乘以 6.6 以使峰值超过所计算极限的概率小于 0.1%，或乘以 5 以达到概率小于 1%。

### 放大器噪声

可在参数表里找到关于放大器的噪声的规定（有时：没有说明时，可能比等效低噪声元件坏 2~4 倍）。它的特点是作为与一个输入串联的电压源以及与每个输入并联的电流源，放大器本身认为是无噪声的。单位带宽是规定的值，每方根赫兹为有效值纳伏或纳安；另一方面它可能被规定在一个已知的带宽内。因为需要把所有产生的噪声加在一起，所以在单位带宽下计算它们最容易，那么总的结果乘以带宽的平方根。这假设在已知的带宽内有不变的噪声频谱密度，对于电阻这可能是真实的，但是对于运放可能不是这样的（参见后面的内容）。噪声的统计是按均方根相加。所以运放电路通常的噪声模型如图 5.15 所示。





图 5.15 运放的噪声模型

当噪声按有效值相加时，如果某一个噪声源小于另一个的 1/3，那么在小于 5% 的误差范围内它可能被忽略不计。对于复杂电路这是很有用的特点，因为那时对于所有产生源的电阻都精确计算是很困难的。

如何应用噪声模型，举个例子，分析一下对于不同的运放，在高阻抗和低阻抗电路之间的综合考虑问题。电路是标准的反相结构，为了使偏置电流误差最小（参见图 5.4 中的  $R3$ ），其中的  $R1$  是根据前面的布线原则定出的大小。 $R_{IN}$  是信号发生器输出阻抗和放大器输入电阻的总和。选用的运放具有以下噪声特性（在 1 kHz 时）：

OP27:  $e_n = 3\text{nV}/\sqrt{\text{Hz}}$   $i_n = 0.4\text{pA}/\sqrt{\text{Hz}}$  (低噪声高精度双极型)  
 TL071:  $e_n = 18\text{nV}/\sqrt{\text{Hz}}$   $i_n = 0.01\text{pA}/\sqrt{\text{Hz}}$  (低噪声 BiFET)  
 LMV324:  $e_n = 39\text{nV}/\sqrt{\text{Hz}}$   $i_n = 0.21\text{pA}/\sqrt{\text{Hz}}$  (工业标准的低电压双极型)



采用图 5.15 的噪声模型,对于低阻抗电路和高阻抗电路的结果用表格表示出来,每种情况的主要贡献者用黑体标出,可忽略的贡献者用括号标出。

低阻抗,  $R_{IN} = 200\ \Omega$ ,  $R1 = 180\ \Omega$ ,  $R_F = 2\ \text{k}\Omega$

噪声成分	OP27	TL071	LMV324
$N(R_{IN})$	17.9	17.9	17.9
$N(R1)$	18.7	18.7	18.7
$N(R_F)$	(5.6)	(5.6)	(5.6)
$N(i_n -)$	(0.8)	(0.02)	(0.42)
$N(i_n +)$	(0.79)	(0.02)	(0.46)
$N(e_n)$	<b>33</b>	<b>198</b>	<b>429</b>
总噪声电压	41.9	200	430

高阻抗,  $R_{IN} = 200\ \text{k}\Omega$ ,  $R1 = 180\ \text{k}\Omega$ ,  $R_F = 2\ \text{m}\Omega$

噪声成分	OP27	TL071	LMV324
$N(R_{IN})$	565	565	565
$N(R1)$	590	<b>590</b>	<b>590</b>
$N(R_F)$	178	178	178
$N(i_n -)$	<b>800</b>	(20)	420
$N(i_n +)$	792	(19.8)	460
$N(e_n)$	(33)	198	429
总噪声电压	1402	836	1127

从这个例子得到一些进一步的经验:

- 高阻抗电路是有噪声的



- 在低阻抗电路中运放电压噪声是主要因素
- 在高阻抗电路里，一个或多个电阻噪声或运放电流噪声将是主要的：采用一个 biFET 或 CMOS 器件同时去掉  $R_1$
- 不能期望低噪声电压运放会在高阻抗电路里带来任何好处

#### 噪声带宽

确定实际的噪声带宽不总是简单的事。用于噪声计算的带宽是理论上的“砖墙”，在截止频率上假设无穷的衰减。当然实际上不可能达到，电路的带宽必须不断地调整来反映这个现象。具有截止频率  $f_c$  和 6 dB/倍频程滚降的单极点响应，噪声带宽是  $1.57f_c$ 。单极点滤波器的级联时噪声带宽与截止频率之比要减少。

对于更复杂的电路，通常可以对实际的带宽进行一些近似。如果低频截止频率低于高频截止频率的 10 倍，那么可以不产生任何误差地忽略它，噪声带宽可以从直流到高频截止频率内取得。除此之外是在极低频和直流应用（在几十赫兹之下），因为在某些频率时运放的噪声开始随频率的降低而升高。这样的区域称为  $1/f$  噪声或“闪变”噪声。所有的运放都表现出这样的特性，但是通过认真的设计，在噪声开始升高那一刻（ $1/f$  噪声角）可能从几百赫兹减少到 10 Hz 以下。

### 5.2.13 电源电流和电压

电路图通常留出电源与运放组件的连接点，最好的原因就是它会产生额外的杂波，电路图的目的是尽可能清晰地传递信息。当单个电源或双线电源在整个电路里使用时，不可能产生混乱，但是在使用中同时有几个不同的电压时，恰巧算出哪个运放由哪个电压源供电变得很困难，那么更好的实际方法就是标出每个组件的电源。

#### 电源电压

迄今为止，最近介绍的大多数运放都用于电池供电的低功率、单电源的应用。在此方向上，3 V 锂电池是主要的电源。尽管“低功率”、“单电源”是独立的参数，但是在电路说明里通常共同出现。几年前，运放与  $\pm 15$  V 的电源相连，可以缩小到  $\pm 5$  V，然后正好到 +5 V；现在，3 V 电源很普遍，在器件性能上没有多大的损失。但是低功率，低电压的器件不能弥补系统的缺点，因为它们没有较大的输入范围提供给较小的信号，较大的空间满足动态范围的要求，较强的输出驱动能力。系统的设计决策仍旧尽可能青睐更高的电压。

#### 电源电流

不显示电源连接的缺点之一是容易忘记电源电流（ $I_s$ ）。参数表通常提供在指定电压下且无负载时的典型的和最大的  $I_s$ 。如果电源电压在电路中和参数表是相等的，如果没有任何一个输出要求分得任何明显的电流，那么对电路中所有的器件施加最大值以达到最坏情

况时的功率损耗是合理的。在其他的电源电压下,不得不对真实的电源电流进行估计,一些参数表包含了为了进行估计的典型  $I_s$  与电压的关系图表。而且,注意  $I_s$  随温度改变而变化,通常低温时它增长。

当运放输出驱动一个负载,可能是电阻性的、电容性的或电感性的时候,那么电流需要做的就是从一个电源线或另一个电源线中获取取决于输出的极性。在短路负载的最坏情况下, $I_s$  受器件输出电流的限制范围所限制。负载电流控制供电电源的漏极是相当可能的。典型的静态  $I_s$  大约为毫安时,只需用  $\pm 10\text{ V}$  振幅的电压驱动  $10\text{ k}\Omega$  的负载电阻,达到电路实际所耗电流的两倍。当在这种环境下计算最坏情况的负载电流时,不仅需要知道作用电阻负载的最大输出振幅,还要知道用于驱动电容负载的电流。

#### $I_s$ 与速度和功耗的关系

运放的电源电流通常对照速度来进行权衡考虑。器件的  $I_s$  在  $10\text{ }\mu\text{A}$  时进行说明,但是这个部件只提供  $0.03\text{ V}/\mu\text{s}$  的转换率。相反,快速器件需要更多的电流,通常高达  $10\text{ mA}$ 。在此时就会出现封装的损耗。工作在  $\pm 15\text{ V}$ ,具有  $10\text{ mA}$  的  $I_s$  运放消耗功率为  $300\text{ mW}$ 。 $100\sim 150^\circ\text{C}/\text{W}$  参数表会提供准确的值)的热电阻,它的结温比环境温度高出  $30^\circ\text{C}\sim 45^\circ\text{C}$ (参见 9.5.1 节),这是在它驱动负载之前这可以很好地防止在高环境温度下使用它,也会影响受温度敏感的其他参数。采用这样的器件,确信你会在深入涉及性能计算前了解它的工作温度。

#### 5.2.14 温度参数

我们自然会关心所使用器件的温度范围。传统的模拟集成器件都标出三个不同的温度范围:

- 商业温度:  $0^\circ\text{C}\sim +70^\circ\text{C}$
- 工业温度:  $-40^\circ\text{C}\sim +85^\circ\text{C}$ (偶尔为  $-25^\circ\text{C}\sim +85^\circ\text{C}$ )
- 军用温度:  $-55^\circ\text{C}\sim +125^\circ\text{C}$

现在的图表对汽车领域的温度范围有点不清楚,可能在  $-40^\circ\text{C}\sim +125^\circ\text{C}$ ,一些日本供应商(主要是在数字领域而不是模拟领域)提供了诸如  $-20^\circ\text{C}\sim +75^\circ\text{C}$  的非标准范围。

如果你设计的设备用于  $0^\circ\text{C}\sim 5^\circ\text{C}$  的典型商业环境,那么不用担心器件的温度范围:每个 IC 都会在这个范围内工作。在其他领域,如果为军用设计,那么就要买军用合格的元件,购买使用权,本书可能对你用处不大。但是有个常见问题,就是当环境温度低于零下几度或高于  $70^\circ\text{C}$ ,那应该使用哪种温度范围呢?

理论上,应该使用工业温度规定的器件。遗憾的是,有三个充足的理由可以不用:

- 想用的部件可能在工业范围无效
- 如果可得到,可能价格太高了

- 即使可得到，实际证明研制时间太长或难以达到

所以自问自答：可以在他们指定的温度范围外使用商业器件吗？回答：可以。没有 IC 厂商给你保证器件可以工作在他所规定的范围外。但实际上，大多数器件能，但有两个因素限制了它的使用，即规范和可靠性。

#### 规范的有效性

厂商会规定温感参数(大多数会这样),要么在常温(25℃)下,要么在温度范围内。这些规定也有难处，就是如果这些元件不能满足条件，用户有权利退货和要求更换。所以厂商会在规定的范围内对其进行测试。然而，他不负责在温度范围外发生的事故，很有可能当温度限制超过限度时，一些参数会偏离它的规定。通常这些参数在应用中不太重要，诸如交流放大器的失调电压。因此应该考虑设计相对那些发表的数字具有宽容限的电路，信任它们对于宽的温度范围的滥用是足够胜任的。

当然这是冒险，另两个冒险的是，一些参数在温度范围外的改变比在温度范围内的变化还大，你可能成功测试了 A 厂商的产品，但是 B 厂商同样的产品表现却完全不同。我们会在 5.2.15 节解释这个问题。

#### 封装的可靠性

第二个因素是可靠性。一些半导体器件的可靠性随着温度的升高而变差；温度升高 10℃，器件寿命减少一半。所以在高温工作的 IC 避免任何温度升高的可能，但是在 70℃ 或 85℃ 有一个意料之中的截止。结的最大温度应该时刻观察，但是通常在 100~150℃ 内。

低温时的问题是湿度问题。塑料封装的器件会造成湿气渗到塑料表面（在高温和潮湿时会变坏），这会在芯片表面聚集，长时间形成腐蚀。当工作温度降到 0℃ 以下时，导致导电性的变化，同时处于规定范围外的参数的数量也会突然改变。采用玻璃 - 陶瓷 - 金属封装的密封的器件影响要小一些，实际上，随着塑料封装的发展，湿度对使用已不构成影响了。当设备用于 0℃ 以下时，空气的湿气凝结在寒冷的印制电路板表面，当环境温度升高时，其他的关于印制板的问题又产生了。

### 5.2.15 价格和使用价值

这一节的子标题应该是，为什么采用工业标准？基本上，运放的使用（实际上其他所有的元件也一样）都遵循着 80/20 原则：20% 的有效器件可以满足 80% 的应用。由于这些器件的普及，由几个厂商发起，变成了“工业标准”。它们的价格很低，使用价值却很高。大多数其他的器件太专用了，以至于许多应用不能满足，只能由一个或也许两个厂家生产。因为它们产量很低，价格高，所以有时会几个月都缺货。

#### 什么时候采用工业标准

采用工业标准的优点是这部分器件很好找，不太可能遇到来源问题或收回问题（没地位

的 741 已经用了大约 30 年!), 由于厂商之间的竞争, 它们仍会维持低价。如果用它来工作, 比稀少来源器件要好。对于公司不同的产品, 保持各种各样的元件低价格以及在新设计中的可重用性就已经提高了器件的总价值。这样进一步潜在降低了价格。

另一个不为人所知的优点是, 多数已有的器件的供应商的技术支持工程师对器件的怪癖和特殊性质都很熟悉, 在使用中不太可能遇到很少见的情况, 不必花许多时间去解决它。

但是没有免费的午餐: 多来源的负面影响就是廉价器件一些参数未详细说明, 这样未解决的可能性就是不同厂家的同一器件的参数可能有许多不同, 所以在常见的说明里就被省去了。如果当你的采购经理买了许多 B 厂家的速度较满意的器件时, 而你已用 A 厂家的器件进行设计并测试, 偶然发现工作速度非常快, 那么就要考虑产品问题。比如, TI 公司的 LM324 参数表中给出在 5 V 电源时的典型转换速率是  $0.5 \text{ V}/\mu\text{s}$ ; 但是发明这个器件的 National 公司在所有它们的参数表中未提到这个参数。

要解决这些问题, 就要设计用对那些特别规定的或未规定的或(最差) 每个厂家参数表不同的规定都不敏感的参数。或者找一个严格规定的器件。

#### 何时不采用工业标准

在最近几年里, 对于多来源和使用工业标准有一个逐年递增的需要。成百的新类型器件被推出, 其中的一些都好于它们的前辈。它们不仅能在速度、功率、精度以及价格上进行最小化的折中, 而且进行了更充分规定。你可以从功能和应用上选择器件, 比如 DAC 缓冲器或  $75 \Omega$  的电缆驱动器, 而不是通过比较技术或查找特殊说明, 如增益带宽乘积上进行选择。依据厂家基于应用的选择指导通常会很快找到最适合的器件。

以这种方式选择更多应用的专用集成电路使得设计过程偏离了工业标准。尽管前面已提到它的好处, 但是有许多理由不必更换原来的东西。产品的平均使用周期(有时几个月而不是几年) 比一个好的运放生命期要短。此外, 限定多来源是一个任务, 设计人员没有时间或完全专业地去做。最后, 对于高竞争的产品, 就要选择那些提供设计优越条件的产品(即使它们是专利), 因为它们在性能、价格或功能性上没有可比性。

#### 四封装或双封装器件

从价格上比较, LM324 实际上是单价最低的运放(约 5 便士)。这样在选择器件时就要记住另一个因素: 当你的电路采用几个增益级时, 选择四个或两个的封装要好于单个器件。这样减少了单价和产品价格。这样的器件的静态电流通常比单通道器件大一些, 但是具有较好的失调、温度变化曲线、匹配以及其他特性。缺点是电源电压和印制电路布局的不灵活, 以及在单个衬底上的增益块之间的发热、电源线或 RF 干扰。

由于单通道器件没有太多的应用范围, 所以一些器件只能用于两个或四个封装的结构上。相反, 由于内部的交叉干扰, 所以具有几百兆赫兹以上带宽的高速运放通常只在单通道结构有效。然而, 多通道结构的接线引脚相对单通道不太标准, 所以替代品很难找到。



### 5.2.16 电流反馈运算放大器

也有运放采用电流反馈拓扑结构而不是较熟悉的电压反馈。电压反馈是经典的，大家所熟知的技术，至此我们已在这里讨论了所有的形式。在电流反馈里，误差信号是流进反相输入端的电流；相对于运放的高输入阻抗的输入缓冲器的低阻抗，允许大电流流入，电压失调可以忽略。这个电流就是回转电流，转换率是反馈电阻和输出电压变化的函数。因此，电流反馈放大器有一个忽略大小的几乎恒定的输出转移时间。

反相输入端一个非常小的电流变化会在输出电压中引起一个很大的变化。代替开环电压增益，运放的电流反馈的特性用电流增益或“跨阻抗” $Z_s$ 表示。只要 $Z_s$ 远大于反馈电阻 $R_s$ ，那么反相输入的稳态电流（非回转的）就很小，仍可能采用电路分析时通常运放的假设作为最初的近似，即输入间的差分电压被忽略，差分电流也一样。




图 5.16 电流反馈电路

在性能方面，电流反馈对于已知功耗时通常提供的转换速率高于电压反馈，电压反馈可灵活地选择反馈电阻，提供两个高阻抗输入以及较好的直流时说明内容。具有电流反馈的运放，首先要通过反馈电阻设置希望的带宽，然后根据通常的电阻比确定增益。这意味着带宽越宽，工作阻抗越低。如果 $R_F$ 增加为两倍，则带宽将变为一半。当在反馈电阻间添加电容时电路变得更不稳定。

电流反馈器件趋向只用于高频应用，如专业的视频和高性能宽频带仪器的应用。同样的器件还可用于为了节省成本只需要部分带宽的应用上。由于它需要更多的专业设计，所以在低端用户中不太常见。电流反馈不比电压反馈“更好”或“更差”，在某些设计中可能具有相近的性能，但是在适当的应用上它确实是一个值得考虑的替代品。

## 5.3 比较器

比较器是一个运算放大器，具有快速的转换率，输出被优化。它主要用于开环，所以就不用考虑反馈稳定性了。器件利用了运放非常大的开环增益，所以输出在“完全开”和“完全



断”之间变化,取决于差分输入电压的极性,在二者之间没有稳态。参考输入和开环参数(失调、偏置电流、温漂、噪声、共模和电源抑制比、电源电流以及开环增益)都与运放的规定一样。输出和交流参数有不同的规定。

### 5.3.1 输出参数

比较器最经常用于与逻辑电路的接口,所以输出电路的设计要满足这方面的应用。通常有两种结构:集电极开路型和图腾柱结构(参见图 5.17)。集电极开路型要求外加上拉电阻,而图腾柱型不需要。两种类型接口都易于连接 **LS TTL** 逻辑输入,它需要的下拉电流高于上拉电流。由于 **CMOS** 输入的输入电容,在传送时只需要小电流,所以 **CMOS** 输入更容易一些。对于集电极开路型的输出要根据饱和电压、吸收电流、泄漏电流和最大集电极电压分别进行说明,对于图腾柱型的输出根据在规定的负载电流下的高和低电平的输出电压分别进行规定。




图 5.17 比较器输出电路

由于图腾柱型总是针对逻辑应用的,所以它总是规定 **3.3 V** 或 **5 V** 的输出大小。集电极开路型,它包含了最常用的 **LM339/393** 和它的派生产品,又由于任何的输出电压只是通过上拉到要求的电源线来获得,这个电源可以和模拟的电源线分开,所以它更灵活一些。

### 5.3.2 交流参数

因为比较器用做开关,所以说明的惟一交流参数就是响应时间。它是输入阶跃函数和输出达到定义的阈值时刻之间的时间。它包含了集成电路内的传输延迟和输出的转换速率。在器件之外,有两个因素对响应时间有较大的影响。

- 输入过激
- 输出负载阻抗过激

对于规定,输入阶跃函数用于促使差分输入电压从一极转到另一极。正如图 5.18 所示,过激是最终的稳态差分电压。通常,阶跃的幅度保持不变,而失调随提供的不同过激值的改变而改变。过激越大,输出内从差分输入级到传送状态变化的有效电流越多,尽管在某一点下没有增益来增加它。很小的过激就能引起意想不到的很长的响应时间,应该仔细检查参数表,看看是否有近似的方式说明了电路如何被驱动。




图 5.18 比较器过激

说明的测试假设，阶跃函数有一个比要测试的响应更短的上升时间。当比较器由较慢上升时间的模拟信号驱动时，有关响应时间的说明实际上无意义。我们应在滞后的标题下进行更全面的讨论。

#### 负载阻抗

输出负载电阻  $R_L$  (对于集电极开路型来说) 和负载电容  $C_L$  对于输出变化率有一个重要的影响。电容包括器件的输出电容，电路的寄生和驱动电路的输入电容 (最后一个通常是最重要的)。依据公式  $dV/dt = I/C$ ，变化率由电容充电和放电时的电流来决定。对于反向变换，这个电流由输出反相晶体管提供，保证快速边沿的范围在  $10 \sim 50 \text{ mA}$ ，但是促使正向变化的电流由上拉器件或电阻提供，可能具有较低的数量级。输出电阻的选择直接影响了正向上升时间 (参见图 5.19) 和电路的功耗。




图 5.19 输出变换与负载电容的关系

#### 有源低的优点

按照后者的观点，值得记住的是，如果期望在输出有低占空比脉冲，低的耗用功率和一个快速的前沿，以及对逻辑极性的选择，那么最适合的结构就是采用如图 5.20 的有源低的输出。该结构通常没有信号，所以功耗很低，前沿的转换取决于输出晶体管而不是上拉电阻。如果也需要一个快速的后沿，如果占空比很低，那么在不明显影响功耗的情况下，可以减小上拉电阻的值。如果确实需要正向脉冲，提供一个逻辑反相器既容易又廉价。




图 5.20 比较器的输出结构

### 脉冲定时误差

顺着这个思路,会发现脉冲定时很容易受输出的上升和下降时间影响。为了计时测量,电路把模拟信号的大小转换成脉冲宽度,电路里意想不到的错误经常源于此。因为脉冲的上升沿比下降沿慢很多,达到后面的逻辑门开关阈值的时刻也不同,所以不同的上升和下降模拟输入导致了翻转时刻不一样。这个影响可由图 5.21 看出。在 CMOS 输入门比 TTL 输入门更经常遇到这个问题,因为 TTL 的开关阈值接近 0 V,而 CMOS 的阈值不清楚,通常为电源线的 0.3~0.7 倍。在低功率电路中,差别达到 1  $\mu\text{s}$  或更大。




图 5.21 在上拉延迟过程的计时误差

### 5.3.3 用做比较器的运放（而且反之亦然）

经常会遇到有许多运放的电路,且只需要单个比较器的情况。与其额外投资买一个比较器的芯片,还不如遵循以下条件的前提下用多余的运放作为比较器:

- 响应时间和输出转换率足够大。0.5 V/ $\mu\text{s}$  转换率的典型廉价运放会在大约 3  $\mu\text{s}$  内通过 0.8~2 V 的逻辑“灰色区”;这对一些逻辑功能太低了。越快的运放生成的比较器越好。
- 一些运放,从饱和状态恢复可能要花一些时间,造成输出开始变换前有明显的延迟。这在参数表里从未说明过。
- 对于已知的负载,输出电压的翻转和驱动电流是足够的且正确的。显然,对于在  $\pm 15\text{ V}$  的电源线的 2 V 内的翻转的运放输出,不可能直接驱动 5 V 的逻辑电路。需要某些形式的接口箝位;这可以采用反馈稳压的结构,所以输出不可以达到饱和,对减少响应时间提供了额外的好处。对 CMOS 输入,驱动电流不是问题。

如果不得不用比较器作为运放也是可能的(多数情况:不用破坏性的大电源电流,一些图腾柱型的输出不能工作在线性方式下)。从未设计过这种方式,如果不用大电容插入反馈电路,就会引起可怕的不稳定,速度也会很慢。当然,这种目的不是主要的,所以一些要处理的参数的数量不清楚。除非此应用完全不重要,否则最好是用运放设计放大器电路。

### 5.3.4 迟滞和振荡

当模拟输入信号变化相对较慢时，比较器大多数时间处于线性模式，而输出从一个饱和点变到另一个点，这是危险的。因为当输入穿过器件的线性增益区时突然变成一个非常高增益的开环放大器。开环放大器要变成一个高频振荡器只需要小部分的杂散正反馈（参见图 5.22）。




图 5.22 输出转换期间的振荡

振荡频率由寄生反馈引起的相移决定，通常与等效的单位增益带宽具有相同的数量级。这不是为比较器规定的，但是对于典型的工业标准器件是几兆赫兹。前面所用的术语“相对较慢”意思是相对于振荡周期，所以大约几百纳秒穿过线性区肯定认为是慢了：这当然采用了很大比例的模拟输入信号！

#### 边沿振荡的微小影响

如果正要与一个快速的逻辑电路接口，特别当连接到时钟输入时，振荡可能特别令人厌烦。因为你有可能把模拟信号的频率设置在时间轴的低端，所以很难在范围内固定一点，但是振荡以多个边沿出现在数字输入端，这样处理：当时钟计数器只有一个边沿时，它可能增加几个计数，或者正向的时钟输入可能在反向的边沿错误触发。

甚至当你不得不满足高速逻辑电路时，由比较器产生的振荡可能是不受欢迎的 RF 干扰源。

#### 使寄生反馈最小

这个问题最好的解决方案就是使寄生反馈路径减到最小，以至于当比较器穿过线性区时仍保持稳定。通过以下三个黄金规则可以达到目的：

- 保持低的输入激励阻抗
- 通过仔细布线最小化杂散反馈电容
- 通过布线和接地避免引入其他的寄生反馈路径


输入阻抗越低，由于不稳定，越需要更多的反馈电容产生足够的相移。例如，2 pF 和

10 k $\Omega$  提供了 8 MHz 的单极频率, 这对一些高速的比较器是非常期望的振荡频率。很难减少寄生电容低于 2 pF, 所以原则上是, 保持激励阻抗在 10 k $\Omega$  以下以及更合适的较低数量级。

从输出到输入的寄生电容最小应该总是布线设计人员的目标; 应该遵循 5.2.10 节针对高频运放稳定性提出的原则。通过不把输出引脚靠近同相输入引脚, 大多数 IC 封装考虑了这些方面。不要通过顺着输出路径直接返回到过去的输入! 保证输入有效 (参见 2.4.1 节), 再者, 由于采用运放电路, 不会通过错误的布线引入接地回路或共模反馈。

### 迟滞现象

对于不希望的振荡问题的另一个解决方法是采用迟滞现象来消除它。当前面的方法失败或不能用时, 采用此方法, 也可以在自己的权限范围内用它作为一个合法的电路技术, 如著名的施密特触发器。迟滞是为了推动输出快速地且可预计地通过线性区所故意采用的正反馈。迟滞的原理如图 5.23 所示。



忽略输入和输出泄漏电流:

$$V_{out(H)} = V_{cc} - (V_{cc} - V_{ref})[R3/(R1 + R2 + R3)]$$

$$V_{out(L)} = V_{sat}$$

$$V_{th-h} = \alpha \cdot V_{cc} + (1 - \alpha) \cdot V_{ref} \quad \text{这里 } \alpha = R1/(R1 + R2 + R3)$$

$$\Delta V_{th-h} = \alpha \cdot (V_{cc} - V_{ref})$$

$$V_{th-l} = \beta \cdot V_{sat} + (1 - \beta) \cdot V_{ref} \quad \text{这里 } \beta = R1/(R1 + R2)$$

$$\Delta V_{th-l} = \beta \cdot (V_{sat} - V_{ref})$$

常用的简化就是  $R3 \ll R1 + R2$  以致  $\alpha = \beta$ , 而且在  $\Delta V_{th}$  (总迟滞) 减小为  $\beta \cdot V_{cc}$

$V_{ref}$  是  $V_{cc}$  一半  $V_{cc}$  和  $V_{sat} = 0$

图 5.23 迟滞现象



尽管注意到,这看上去非常像传统的反相运放的结构,对同相输入采用反馈,因此工作在正方向。也要注意,采用迟滞在双向调整开关的阈值,就是由  $R3$  的出现在每个方向进行不同的调整。图 5.23 所示电路要强调的是,其中的电阻在计算迟滞时一定要包含进去;我们已假设比较器是集电极开路型。如果输出是图腾柱型,那么忽略  $R3$ ,但是输出的大小和阻抗必须考虑。这些值直接影响开关的阈值,会引起不可预料的更大误差。

由于迟滞特意改变开关的阈值,所以不能无区别地用于所有的比较器电路来消除它们的振荡趋势(也不应该)。从前总结的技术应该是最优先考虑的。但是一直保持激励低阻抗也不可能,有的地方也需要高阻抗,迟滞是非常有价值的工具。如果最小的输入  $dV/dt$  可以预测,那么可以谨慎地采用交流迟滞(通过用  $R2$  代替电容)来防止振荡影响直流的阈值;但是谨防慢速的输入或采用较长时间常数的振荡器简单地取消它。

### 5.3.5 输入电压限制

当运放工作在闭环时,在输入端的差分电压理论上应为零。如果不是这样,那么反馈环就是开路的,或因为设计或由于一端或另一端过载。另一方面比较器欲工作在开环模式,它们的差分输入电压从不希望是零。

参数表规定了差分输入信号的最大电压范围,这不应该被忽略。如果超过这个范围,那么输入晶体管的基极-发射极结(或 MOS)击穿期间太大的电流会降低输入失调和偏置电流的参数。大多数工业标准的 LM339 的派生产品具有不同的限制,等于电源线的限制,但是一些比较器有相当严格限制的差分输入范围。比如,最快的 NE529 有一个  $\pm 5\text{ V}$  的差分输入限制,  $\pm 6\text{ V}$  的共模输入。这两个互相影响:  $+4\text{ V}$  的两个输入满足共模的限制,但是如果一个输入在  $+4\text{ V}$ ,另一个由于差分电压而不能取为  $-1\text{ V}$  以下,那么就比  $5\text{ V}$  大一些。

甚至如果通常的工作差分范围保持在规定的范围内,由于反常的情况有可能超过这个限制。如果这样可能性很大,而且如果不能防止反常情况发生,那么至少要含有一些输入电流保护电阻。可以通过预期的过压或可能的过压除以绝对放大输入电流计算出所需要的值,或从器件参数表中提供的功耗得出。

#### 比较器参数与输入电压的关系

另外,当考虑大的差分输入电压时,记住甚至当没有超过限制时,比较器也可能发生意外的情况。通常规定的响应时间是针对于零共模电压的,当接近共模限制时它可能会下降;这个同样适用于偏置电流。由于内部直流反馈一些参数表所示的输入偏置电流曲线在某个差分输入电压处有阶跃变化(参见图 5.24)。注意这些,确认你的电路可以处理!

在多通道封装的内部,一些比较器可能始终没有用过。决不要把不用的输入断开,因为器件可能自身引起振荡,然后会与同一封装内的其他器件发生耦合。如果两个输入都接地,那么不可预料的失调电流意味着输出电压以及单个电源电流会改变。最安全的方法是一个

输入端接地,另一端在差分和共模的限制内(可能包括电源线)由恒定电压的电压源供电,以至于器件总是饱和的。




图 5.24 输入偏置电流的阶跃

### 5.3.6 比较器源

关于用于比较器源的讨论与早先关于运放的讨论恰巧相同(参见 5.2.15 节)。像 LM324 运放,一个比较器最常用、最便宜的器件是四封装的 LM339,它的伙伴——双封装 LM393 也差不多。

## 5.4 参考电压

发现在供电电源、测量仪器、DAC/ADC 系统和校准标准都需要稳定的参考电压。两种技术一起提供这样的参考电压,一个基于高精度稳压二极管,另一个基于硅的能隙电压。

### 5.4.1 齐纳基准源

我们已经讨论了基本的稳压二极管的作用(参见 4.1.7 节)。若由稳压管提供一个基准,它必须要进行温度补偿、被提供恒流以及被缓冲。通过在 5.5 ~ 7 V 范围内选择一个低温度系数的稳压电压,再配合一个硅二极管以便消除电压温度系数来实现温度补偿。二者由恒流发生器驱动,忽略负载的情况下被缓冲以产生恒定的输出电压。

由于表面击穿增加了噪声,降低了稳定性,高精度的稳压管通常做在带有辅助电路的 IC 表层的下面,但是这样提供了更大的温度系数和电压绝对值。因此所有的基准源必须考虑这三个参数的调整问题,通常由激光晶片来调整。这样的参考可以提供 500 ppm<sup>①</sup>/年的稳定性以及  $\pm 10$  ppm/°C 温度系数时的 0.1% 的绝对精度。如果基准源在芯片表面受热时还能保持稳定,如 LM399,那么就可获得更好的性能。这需要比较大的功耗,同时除了提供低于 ppm 的温度系数外还要具有以秒计算的预热时间。

<sup>①</sup> ppm 表示百万分率,即  $10^{-6}$ 。本书为引进版图书,为使读者在有机会阅读该书的原版时保持一致,在书中我们仍采用这一表示方式——编者注。

### 5.4.2 能隙基准源

齐纳基准源最主要的缺点是，它的输出电压设置为大约 6.9 V，因此需要一个相对较高的供电电压。基准源的另一个竞争对手解决了这个和其他的问题，自从 1971 年 Robert Widlar 发明了它，特别的价格和供电电流使它的应用范围迅速扩大。基本电路如图 5.25 所示。由于一个不变的比值，电路  $I_1$  和  $I_2$  不同，由：

$$V_{ref} = V_{BE3} + I_2 \cdot R_2 = V_{BE3} + (V_{BE1} - V_{BE2}) \cdot R_2 / R_1$$

求出  $V_{ref}$ 。第二项的温度系数可通过适当地选择  $I_1, R_1, R_2$  来消除  $V_{BE3}$ 。当  $V_{ref}$  接近 1.2 V 时，会发生它等效于硅结在热力学温度 0 K 的“能隙”电压。




图 5.25 能隙基准源

像这样只依赖于匹配的晶体管的能隙基准源，很容易把偏置、缓冲以及放大电路集成在单个封装里，提供一个完整的参考。它具有比任何齐纳基准源更低的最小工作电流和更弯曲的拐点。采用调整 2.5 V, 5 V, 10 V 的输出电压也可以获得 1.2 V 实际的电压取决于具体的内部设计和过程变化，在 1.205 ~ 1.26 之间变化)未处理过的能隙电压的器件，主要用于数-模/模-数转换电路。提供有几个可调的部件也可产生其他的电压。

#### 价格和互换性

在初始电压容差和温度系数方面和价格、互换性方面之间有明显的综合考虑，因为厂商为了更接近的容差，不得不接受低产量、长测试时间和调整时间的现实。初始电压可以通过电位计来调整，但是这种方法增加了部件，产品价格将补偿容差部件的成本。在一些情况下，调整参考电压会使参考温度系数变得更坏，调整的部件要包含其他的温度系数。表 5.2 列出了双端 1.2 V 参考电压的样品，包含它们的容差、温度系数、最小工作电流以及价格。大多数这些都可用于不同级别的宽或窄的容差和温度系数情况。

尽管从这个表可以看出，对提供同样性能的类型有很大的选择范围，但是不是所有的都可直接互换。如果你已经根据所给定的电压容差设计了电路，稳压上不起眼的差别可能会

使你陷入困境，因此就想更换成另一种型号。最好的解决方法就是在最初允许一个尽可能宽的容差范围。而且，允许或需要的电容负载有一定的变化。一些部件要求内部的去耦电容为  $0.1 \sim 1 \mu\text{F}$ ，其他的要求不包含此类电容。通常提供的部件是以 TO-92 封装或小的 SOT23 外形，但是不是所有的引脚都相同。再者，指定替代品前要查看一下。

表 5.2 一些参考电压

型号	输出电压	容差	温度系数	最小电流	价格(英镑,25+)
MAX6520EUR-T	1.2 V	$\pm 1\%$	20ppm/°C(典型值)	50 $\mu\text{A}$	1.29
LM4041B-1.2	1.225 V	$\pm 0.2\%$	100ppm/°C	45 $\mu\text{A}$	0.97
ICL8069DCZR	1.23 V	$\pm 1.6\%$	100ppm/°C	50 $\mu\text{A}$	0.78
ICL8069DCZR	1.23 V	$\pm 1.6\%$	50ppm/°C	50 $\mu\text{A}$	1.27
LM385Z-1.2	1.235 V	$\pm 2\%$	20ppm/°C(平均值)	10 $\mu\text{A}$	0.30
LM385Z-1.2	1.235 V	$\pm 1\%$	20ppm/°C(平均值)	10 $\mu\text{A}$	0.55
LT1004A01	1.235 V	$\pm 4 \text{ mV}$	20ppm/°C	10 $\mu\text{A}$	1.68
ZRA124A01	1.24 V	$\pm 1\%$	30ppm/°C	50 $\mu\text{A}$	0.67
ZRA125A02	1.25 V	$\pm 2\%$	30ppm/°C	50 $\mu\text{A}$	0.55

### 5.4.3 参考说明

#### 线路和负载调整

线路调整率是指由于输入电压的一个规定的变化引起输出电压的变化，通常表示为每伏特多少微伏。负载的调整是由于负载电流的变化引起的类似变化，相对给定电流以百分比表示或用欧姆表示为动态电阻。它还应含有由于功耗变化引起的自身发热的影响，但不总是这样。

#### 输出电压容差

这是与正常输出电压的偏差。它在已知的温度和输入电压或电流下给出来，在其他条件下标称电压将不同。通常它被表示为一个百分比的数值，但是器件产生的不对称可能让厂商提供一个上下限，标称的数值可能不在它们中间。在电路设计里，最好忽略标称电压，针对上下限设计每个部分。

#### 输出电压温度系数

这是由于环境温度不同引起输出电压的变化，通常取自  $25^\circ\text{C}$ 。因为能隙基准源和齐纳基准源都没有显示出直线的电压-温度曲线(参见图 5.26)，厂商选择不同的方式来表现它们的温度系数，有时以 ppm/°C 的形式表示为整个范围的平均值，有时作为一系列温度点上的不同值，有时用 mV 表示最坏情况的误差范围。要正确地估计不同厂商的参考值，需要按规定修正这些不同。

### 长期稳定性

通常表示为 ppm/1000 小时或  $\mu\text{V}$  表示标称电压的变化, 这很难证明, 所以通常来自样品特性参数作为典型数值。很少在便宜元件上说明它。齐纳器件在两年后可能趋于稳定, 所以对于超高精度应用, 在齐纳基准源高温时的烘烤过程加速了稳定的过程, 是有时要追求的。

### 建立时间

这是采用电源后, 在规定的误差范围内输出到稳定所用的时间。通常在几十到几百微秒范围内, 通常只在关心参考电路的动态性能时才对它感兴趣——比如, 应用程序必须从“睡眠”方式迅速唤醒。由于热量转移, 不包含任何长期的影响, 但是当然在较高工作电流时这些发生得更明显。




图 5.26 典型的能隙基准源温度特性

### 最小电源电流

在一定的最小电流下, 双端器件的规则就不能保持了。对于能隙基准源来说, 典型的值为  $50 \sim 100 \mu\text{A}$ , 尽管早期的器件比这高一些,  $10 \mu\text{A}$  是有效的。极低的可用工作电流加上在此电流时的低动态电阻使得能隙型器件对于低功率电路明显好于齐纳型器件。最大工作电流通常是基于器件超出它的规定范围时刻的电流, 但是也由允许的功耗决定。

## 5.5 电路建模

事实上, 每个运放的供应商都提供了 Spice 模型, 它是对器件性能非常有用的近似。对这样的模型, 有两个相反的标准。应该采用最少的内部元件来减少计算, 但是也应提供精确的器件表示来作为“黑盒子”。可以在设计过程中使用这些模型作为必要的（但不是完全充分）的步骤。模型不能抓住器件对于电源变化或温度和负载改变的每个敏感性。动态性能, 如变化率和脉冲突增就特别难以建模, 诸如在或超过共模限制的行为的特性就完全没有。

电路设计必须表现现用部件可能具有的完整的性能特征, 但是通常可用的 Spice 模型采用典型情况的样本而不是最坏情况。



甚至优秀的模型也不能捕获高性能模拟设计恰巧处在临界处：围绕在部件周围的物理电路。几皮法的电路板电容会随频率响应而改变，例如，在电源或接地电路（参见 1.1 节）的互阻抗可能影响稳定性和电源抑制比。电路上的导体残渣在 IC 的引脚间产生一个泄漏通路。本身没有模型会具体化电路的布线寄生或接地技术。

这并不意味着不应使用模型。用它们作为最初的电路估计，达到大约  $\pm 20\%$  的精确度。同时，要认识到模型本身既不完美也不包含设计的细节。用供应商理解的典型建模参数进行测试，最差的情况是在室温和其他类似的条件下。通常较短的开发时间表以及项目主管不断催促，可能限制了设计能力，迫使你直接从模型到最后的布线。但是如果一些关键的性能发生问题，而且你知道不能由模型全部包括，就要准备进行几次重复设计，如果可能，不要惧怕制作设计的模型。

多数的供应商提供测试板以及特别对于高性能或复杂的部件，提供建议采纳的电路板布局图。测试板所示的是在参考设计中部件的功能。布局作为实现自己方案的起始点，所以不用花费时间寻找应用工程师已经造成或处理的错误。当设计人员电话询问诸如高频电流反馈电路的振荡问题时，应用支持工程师问的第一个问题是，“你使用测试板的布局了吗？”

## 第 6 章 数字电路

数字电子的伟大成功经历都起因为一个简单的事实：信息可以被缩减为一个二进制的数字流，可以表示两个不连续的电平中的一个。数据可以随意操作和处理，可处理的信息量只取决于处理速度。模拟电压电平的无穷变化由量化的二维空间所代替：电压和时间。理论上，所有低于给定阈值的电压电平表示二进制 **0**，所有高于给定阈值的电压电平表示二进制 **1**。同时，理论上，时间通过一个参考的时钟被分成离散的单位，每个单位之间边界标志着从数据的一个比特到另一个比特的转换。

采用这种方式，模拟或线性电子现象的不可预见性和易变性在设计过程中均不用考虑（它由另一种不可预见性和易变性，即软件现象所代替，但是这不是本书的主题）。电压漂移、器件容差、失调以及阻抗不精确立刻变得毫不相关。同时，可编程特性允许单片硬件完成广泛的不同任务，甚至包含那些设计和构建时也许都不被正视的任务。把这些可编程灵活性组合到模拟器件里是不可能的。

上百万成功的数字设计广泛地证明了这些优点。同时，对它们太多的依赖会感叹数字空间明显的无情，模拟现象还未被完全消失。它们只是改变了它们的外表。欧姆定律仍旧存在，电磁场理论的接地规则仍然保持它们在数字电路上的控制，甚至当设计者追求更高的速度时控制得更紧。在 **0** 和 **1** 之间变化，在一个时钟周期和下一个周期的空间里变化。数字设计者的任务就是理解并处理它。

### 6.1 逻辑集成电路

逻辑集成电路之间的接口包含信号、时钟和电源线，必须考虑它以获得一个可靠的数字设计。这个适用或者关心的器件是微处理器，它们的支持芯片，专用集成电路芯片（ASIC），可编程逻辑阵列（PLA），或者标准的“胶水”逻辑。

#### 6.1.1 抗扰性和阈值

逻辑输入可以取任何电压值，通常从一个电源线到另一个电源线，尽管由于传输线影响（参见 1.3 节）实际电压可能超过一个电源线。每个输入都要被设计，以至于低于一个电平（通常为  $V_{IL}$ ）的任何电压，被看做逻辑“**0**”，高于另一个电平  $V_{IH}$  的任何电压，被看做逻辑“**1**”（参见图 6.1）。




图 6.1 通过逻辑阈值的过渡

每个逻辑或微处理器系列都描述了这些电平的特性,  $V_{IL}$  和  $V_{IH}$  最坏情况的值在任何参数表中都可以找到。要注意的是, 任一取决于硬件的参数可能随温度改变, 应该确信所用的值保证在器件的温度范围内。它们也是电源电压的函数。如果所有的 IC 由同样的电源供电, 这不是问题, 但是如果与由不同电源供电的逻辑电路接口, 问题就变得更明显了。

$V_{IL}$  和  $V_{IH}$  之间范围的意义就是当电压处于这个带内时, 输入逻辑状态 (因而输出状态) 未被定义。因此逻辑状态的转换必须尽可能快速发生, 而且当输入处于变化, 或在给定的周期 (建立时间) 之后不必取结果。这就是为什么时钟或同步电路通常比那些非时钟或异步电路面对复杂逻辑操作时更可靠: 时钟状态决定什么时候取逻辑结果, 当时钟停止时, 所有的数据将发生跃变。

#### 噪声的易感性

只要对于逻辑输入的所有信号, 或者来自其他的逻辑输出或从接口到其他的电路, 当它们有效时位于  $V_{IL} \sim V_{IH}$  范围之外, 那么理论上不应该发生输入错误。一个“低”输出逻辑电平 ( $V_{OL}$ ) 和  $V_{IL}$ , 或者“高”输出电平 ( $V_{OH}$ ) 和  $V_{IH}$  之间的差别是逻辑接口的抗噪区 (参见图 6.2)。注意, 除了器件间的接口外, 抗扰性并不是任何器件的特性。某个系列器件 (如 LVT 或 HCMOS) 的抗扰性只是针对于同一系列的器件间的接口。




图 6.2 逻辑接口的抗扰度

#### 抗电流性

抗扰度的值表示了接口在不破坏逻辑电平的基础上抵抗外部耦合的噪声能力。例如

HCMOS-LSTTL接口可以允许高电平时 2.4 V 的或在低电平时 0.47 V 变化。这些是最坏情况的值，实际的电路可以在状态发生改变前可以容忍得更多。但是电压差只是其中的一部分。当噪声被耦合进接口时，接口阻抗就很重要了，因为这决定了由感应的干扰电流将产生多大的电压。阻抗通常由输出驱动电路（只要忽略传输线影响）和接口噪声电流的阈值决定，接口噪声电流由抗噪电压除以驱动电路的输出阻抗得到，这些描绘了已知组合的实际抗噪的真实情形。

相对于其他系列的器件，金属栅 4000B CMOS 逻辑芯片系列在 5 V 时有一个高输出阻抗。所以它的抗电流性明显更差。然而，由于电源电压升高，所以输出阻抗下降，共同的作用意味着它在 15 V 时的  $V_{CC}$  抗电流性是 5 V 时的 10 倍。它对低电压感应耦合噪声是不敏感的，但是电容耦合噪声的抑止效果却表现很差。通常 5 V 的应用首选 74HC 系列。微控制器的高输出阻抗也真实地意味着它不比标准逻辑有多少优势。

#### 采用上拉电阻

会注意到高电平状态和低电平状态的抗干扰性的数值通常是不同的，那是因为两个状态的驱动阻抗和电压阈值不同。负的抗干扰值表明，如果不采取措施，这个设计特别的接口组合将是不可靠的。比如，古老的 LS-TTL 系列的 2.7 V 最小高输出电平小于 HCMOS 要求的 3.15 V 最小的  $V_{IH}$ ，所以 LS-TTL 直接驱动 HCMOS 是很危险的误传逻辑高电平。对这个特殊情况（如果仍采用 LS-TTL），标准的改善措施就是上拉一个电阻到  $V_{CC}$  以保证从 LS-TTL 有一个高输出（参见图 6.3）。最小电阻值是驱动电路输出能力的函数，最大值取决于允许的时间限制。另一方面，采用 HCMOS 系列，它们的输入特别适合驱动来自 LS-TTL 电平。




图 6.3 逻辑接口的上拉电阻

#### 动态的抗扰度

上面讨论的静态噪声范围在干扰接近器件的工作速度前适用。当非常快的干扰出现时，要引起翻转需要更高的幅度。采用已知幅度的干扰脉冲，同时增加宽度直到器件恰巧开始开关时来测量动态噪声容限。画出噪声容限与脉冲宽度的关系如图 6.4 所示。高电平和低电平的动态噪声容限可能是不同的。

经常会遇到与不同的逻辑系列接口。通常，一个 3.3 V 的微处理器可能需要驱动 5 V 缓冲器，或不能对系统其余部分的特殊部件供电，或可能需要把系列换成速度/功率优化的产

品。通常可以希望比较同样系列的接口，但是无论何时采用不同的系列或定制的接口都需要检查每个逻辑阈值。电压电平转换的问题是很常见的，更广的有一些器件系列，如 74 LVT 系列具有  $2.0 V_{IH}$  和  $0.8 V_{IL}$  的输入范围，但是仍可从 5 V 的电源工作；或反过来，当从 3.3 V 的电源工作时，可以接受 5 V 的摆幅输入。




图 6.4 74HC 系列器件的动态抗扰度

### 6.1.2 扇出和加载

用于确定抗噪阈值的输出电平不是绝对的。它们通常取决于温度，但是更重要是取决于要求驱动电路供电或吸收的输出电流。其次取决于每个输出负载的类型（参见图 6.5）。




图 6.5 逻辑输出加载

任何驱动电路有一个在加载电平饱和的输出电压与电流的关系特性（参见图 6.6）。特性很简洁，以至于已知的负载电流，输出电压（ $V_{OH}$  或  $V_{OL}$ ）等于输入阈值电压（ $V_{IH}$  或  $V_{IL}$ ）加上特殊逻辑系列的抗扰度。这个负载电流对应于已知系列里数目  $N$  的标准门的输入电流的总和， $N$  称为“扇出”；输出可以驱动以及在噪声阈值限制内仍保证接口的标准门的数目。扇出通常是指，器件的每个输出相对于同一系列的其他器件，但是对于其他的逻辑系列接口或实际上对于任何直流负载电流只是与输出电压以及每个输入所要求的电流和电压的逻辑状态的电流的能力进行比较。正如前面一样，对于逻辑高和低的扇出值可能不同。

对于 CMOS 系列的芯片，对一个输出可驱动的输入的数目几乎没有限制。当低功率部件要驱动高功率器件时，那么扇出能力可能不够，必须在中间使用缓冲器。一些微处理器总线输出的较低驱动能力严重限制了不插入额外的总线缓冲器就置于总线上的元件的数量——导致 74XX244 类型的 8 位总线驱动器的流行。






图 6.6 逻辑驱动电路的输出特性

### 动态加载

取自接口输入端的直流负载电流是总的负载电流的一部分。实际上，对于 CMOS 输入的逻辑 IC 它是可以忽略的，对于扇出能力的计算没有明显的影响。但是每个输入都有一个关联的电容接地，这个电容的充放电限制了节点的工作速度。典型的逻辑 IC 的输入电容是  $5 \sim 10 \text{ pF}$ ，这是所有的输入端被加在一起，内部连接的电容的大小与布线有关，但是典型的为  $5 \text{ pF}$ ，接近面对驱动电路的总的负载电容。

驱动电路的动态输出电流能力几乎不在参数表里规定，但是一些厂商给出应用的指导建议。比如，74HC 系列可以为标准器件提供  $\pm 40 \text{ mA}$  的电流，为在  $4.5 \text{ V}$  电源时的缓冲器提供  $\pm 60 \text{ mA}$  的电流。这个电流改变了已计算的接口节点电容  $C_n$ （参见图 6.7），必须保证从逻辑 0 到逻辑 1 阈值变化，或者反过来，而且变化必须在所需的数据电平变为有效之前完成。举个例子，从 0 到  $3 \text{ V}$  变化的  $100 \text{ pF}$  的电容具有  $40 \text{ mA}$  的电流将需要  $7.5 \text{ ns}$ ，这个时间（加上一个安全系数）必须被加到其他规定的传输延迟时间上以保持充足的时间容限。如果，数值不相加，就需要添加额外的缓冲器件（加上它们自己的传输延迟），减少负载，降低工作频率或接到一个较快的逻辑器件系列。

如果选择运行一个带有高负载电容的 CMOS 器件，就要接受边沿会变慢的现实，那么也要知道由于输出器件正处理的是较高的暂态电流，所以也降低了器件的可靠性。




图 6.7 传输和转换延迟

### 6.1.3 由开关电流引起的噪声

这个现象更通俗地称为“地线跳动”。这里我们不谈论其他的噪声信号，但是讨论的是电路里每个逻辑门的开关动作在电源线上引入的噪声。

当每个门改变状态时，由于每个状态、外部的加载、由节点电容的充放电引起的暂态以及图腾柱输出级的传输叠加，需要不同的器件电流，所以，电流脉冲取自电源的引脚。所有的这些影响在某种程度上都出现在所有的逻辑系列器件上，尽管 CMOS 器件很少遇到前两种情况。在多数情况下，节点电容充电电流是主要的，在高速电路里更是如此。电容  $C_n$  必须由电流来充电：

$$I = C_n \cdot dV/dt$$

这样， $dV/dt$  大约为 1.6 V/ns 的 74AC 系列的门电路给 30 pF 的节点电容充电时，需要 50 mA 的电流脉冲。图 6.8 所示的是电流的路径。电源电流尖峰的意义在于，由于线的感性阻抗在电源电压和地线上产生了一个干扰。50 mA/ns 的  $di/dt$  的脉冲通过 20 nH 的印制线（一英寸<sup>①</sup>的线）电感时，将产生峰值为 1 V 的电压脉冲，这接近了最快逻辑器件的噪声容限。由于逻辑高电平的抗扰度通常很好，所以电源电压的尖峰脉冲不是一个太大的问题，可以通过下一节介绍的内容来减小它。地线的干扰更有威胁。高阻抗接地线上的脉冲很容易就超过噪声的阈值，引起逻辑门错误的开关。只有保持一个好的，低阻抗的接地平面，如第 1 章和 2.2.4 节里讨论的内容，就可以使问题变得最小。




图 6.8 由开关电流引起的接地噪声

#### 同步开关

在同步系统里，当几个门同时开关时，电源引脚的脉冲电流就被放大了。典型的例子就是，8位总线缓冲器或锁存器的数据从 # FF<sub>H</sub> 变到 # 00<sub>H</sub>。当器件驱动一个大的数据总线时，

① 1英寸 = 2.54 cm——编者注。

如果所有的输出被大量加载，就可能是这个情况，可怕的电流脉冲——超过了高速系统的放大器——将会穿过接地引脚。更糟的是，如果 8 位锁存器的 7 个比特同时变化，那么引起的地线跳动可能破坏第 8 比特的状态。需要保证这样的器件采用自感应极低的接地系统，最好是一个真正的地面与负载相连。

通过在地线上接一个示波器——把探头与微处理器板上的地连在一起，可以容易地观察到它的接地噪声，由于地线的电流，电磁场会通过探头的引线形成回路里引入一个信号。你所看到的是以时钟周期分隔的狭窄的振铃脉冲。由于数据变换的结果是随机的，所以每个脉冲的幅度在改变，但是计时不变。这样的噪声（参见图 6.9）不可能完全消除。




图 6.9 在电源和地线上的开关噪声

#### 6.1.4 去耦

不管  $V_{CC}$  和地的连接是多么好，都不能消除所有的线路感应。除非在最小的电路板上，否则印制线的距离会引入阻抗，它会从最后部分讨论的暂态电流那里产生开关噪声。这就是去耦的原因（参见图 6.10）。




图 6.10 逻辑去耦方案

#### 距离

去耦电容的目的就是在单个的 IC 电源电压与地之间保持一个低的动态阻抗。当从它们之间产生一个快速电流脉冲时，这个电容可以使本地电源电压降为最小。“去耦”意味着本地电路与电源阻抗分离开。注意刚刚讨论的电流脉冲的速度，很显然，电容必须靠近要去耦的电路。文中的“靠近”意味着对于快速逻辑器件，如 74AC 或 ECL，距离要小于半英寸，特别是当包含诸如总线驱动电路的高电流器件时，对低电流、慢速的器件，如 4000B 系列的 CMOS 距离增加到几英寸。

如果 IC 和电容之间的去耦电流路径太长,印制线电感与电容一起构成了高  $Q$  值 LC 调谐电路,它产生的振铃脉冲会比完全没有去耦时有更坏的影响。

#### 电容类型和取值

高速逻辑去耦的重要因素是引线电感,而不是绝对值。图 3.19 列出了不同类型的电容阻抗,在这方面是有帮助的。最小的引线电感对快速脉冲提供了一个低阻抗。首选为小片状电容,越小越好,因为这样使封装的电感最小。0805,0603,甚至 0402 的大小都是可以的。

如果想匹配允许的电源线的电压降要求的瞬态电流,那么可以计算一下取值。比如,一个 74HC 系列 8 位缓冲器,它的输出采用 50 mA 的瞬态电流在 6 ns 内进行开关(依据  $I = C_n \cdot dV/dt$  计算)。所需要的总的最大电流是 0.4 A。

允许的电压降也许是 0.4 V(等于最差的系统噪声容限时的值)。假设本地的去耦电容提供了所有的电流来使电压降达到这个大小,如果板上其他的去耦电容与印制线电感分割开,假设是合理的。那么最小的电容值是:

$$C = I \cdot t / V = 0.4 \cdot 6 \cdot 10^{-9} / 0.4 = 6 \text{ nF}$$

另一方面,实际的值是不重要的,特别是当上面计算的变量有点不明白时,宁可对任意的产品在所有的去耦位置采用相同的元件。推荐采用 10 nF 和 100 nF 的值,综合考虑比较好的是 22 nF,它有低的自阻抗和希望的充电电容。它也比高值元件便宜一些,特别是在低性能的 Z5U 或 Y5V 的陶瓷品种上,足以满足上述目的。

#### IC 封装下的电容

非常高速的及大电流的逻辑 IC 促使去耦电容的位置达到它的规定:必须紧邻电源引脚。实际上,芯片封装引线的电感变得重要了,意味着对于高性能的大规模集成电路来说,在中间或周围放置电源和地的引脚的封装而不是对角放置是必要的。对这样的器件,必须把去耦电容固定在底板反面的芯片下面。那么连到电容的引线限制了器件焊点间、底板和电容焊点的通路。采用表面安装,这个很容易实现,但是如果限制通过穿孔,当然不能实现。

实际上,电源和地面本身(参见 2.2.4 节)在降低高频噪声方面比去耦电容更有效,因为它们有关的电容没有明显的电感。底板间距越近,电容越高。对于中频去耦仍需要单个的去耦电容,但是它们的位置就不那么重要了,只要它还靠近相关的 IC 引脚就可以了。

#### 低频去耦

也需要去耦电源线以抵抗由于改变逻辑负载电流引起的低频波动,区别瞬态开关边沿。这些波动部件的频率在兆赫兹范围以及更低,所以普遍分布电容和比较低的自阻抗就不太重要了。通常,它们可以由置于底板周围的几个 1~2  $\mu\text{F}$  钽电解电容来解决,特别是在几

个器件可以并开启同时产生一个来自电源的明显泄放,如在动态 RAM 内的脉冲刷新。此外,建议电源进入线路板的入口处的  $10 \sim 47 \mu\text{F}$  的大电容来处理 kHz 范围的频率部件。

在正常的环境下,逻辑电路对电源线上的波动本身就很敏感。当它遇到慢的边沿除外;如果波动是在比边沿高许多的频率并调制该信号,那么作为通过转换区的信号,逻辑元件可能遭受误开关(参见图 6.11)




图 6.11 由于波动在慢速边沿上的误开启

解决慢速边沿的最安全的方法是采用施密特触发器逻辑输入的迟滞,正如 6.2.2 节所介绍的。

原则

对良好去耦的最低要求是:

- 每个板上有一个  $22 \mu\text{F}$  的钽电容
- 每 10 个 SSI/MSI 的逻辑或存储器封装有一个  $1 \mu\text{F}$  的钽电容
- 每 2~3 个 LSI 封装有一个  $1 \mu\text{F}$  的钽电容
- 具有多个电源引脚的 LSI 封装的每个电源引脚有一个  $10 \sim 100 \text{ nF}$  的陶瓷多层电容
- 对每个八进制的 IC 或每个 MSI 封装有一个  $10 \sim 100 \text{ nF}$  陶瓷多层电容
- 每 4 个 SSI 逻辑封装有一个  $10 \sim 100 \text{ nF}$  陶瓷多层电容

当不确定时,计算单个功率/速度都不够的器件以确定有足够的电容,而且它们正处在正确的位置。

### 6.1.5 未使用的门输入

通常在一个封装内会剩下一些空闲的门或锁存器,或多输入门或锁存器(不会所有的输入都使用)。所有这些未用的逻辑输入必须要置于一个固定的电压,或者为高或者为低,而不应该悬空。悬空的输入端抗扰度极低,所以不应该把使用门的空闲输入端悬空,特别是锁存器或触发器的输入端不应处于置位/清零,那样对尖峰脉冲非常敏感。图 6.12 用图示出几个选择。

必须把所有未用的 CMOS 输入端或者连到  $V_{\text{CC}}$  或者接地。不管门是用还是不用,不允许任何一个输入端悬空。这是因为 CMOS 的输入有一个非常高的阻抗,因此如果不连接,那么



对任何一个电压都可能悬空，这个电压可能在门的阈值变换范围内。此处 P 沟道和 N 沟道输入的晶体管正处于导通，这样会导致多余的电流泄漏进封装。由于缓冲门的高增益，门很可能达到振荡，导致更高的泄漏电流。



图 6.12 连接未用的输入端

CMOS 输入可以直接连到任一个电源域；只要电源不希望带有超过最大输入电压的噪声尖峰脉冲，保护电阻就不需要了。

## 6.2 接口

### 6.2.1 模数混合

必须把模拟和数字电路集成在一个印制电路板上的设计人员面临的两个主要问题是：

- 防止数字开关噪声污染模拟信号
- 较宽范围的模拟输入电压与数字电路的接口

由数字信号产生模拟信号通常不是问题。从模拟信号产生数字信号就是个问题了。

接地噪声

6.1.3 节讨论的高频开关噪声无论如何都要防止进入模拟电路。模 - 数接口把一个可变的模拟信号量化成一个数字字节，字节的位数决定了信号获得的分辨能力。假设电压范围的满度是从 0 ~ 10 V，一些模 - 数转换器(ADC)的典型值就是这样，表 6.1 所示数字字节的一比特变化相对应的电压电平的值。

表 6.1 10 V 满度的 ADC 不同字节长度对应的处理电压大小

字节长度	分辨电压
8 比特	39 mV
10 比特	10 mV
12 比特	2.4 mV
14 比特	0.6 mV
16 比特	0.15 mV

从中可以看出，接口要分辨的位数越多，每比特改变所需的电压越小。在 ADC 电路里，

8 比特看做是普通的,12 比特是较高的处理(0.025%),16 比特看做是高精度的。

这些逐渐减少的电平的意义在于耦合进模拟输入的任何噪声将引起数字不可预料的变化。对于 12 比特的转换器,转换器输入端的 2.4 mV 的噪声将引起一比特的不稳定;对于 16 比特将减少到 150  $\mu$ V。相对照来说,在数字地线上的开关噪声通常为几十毫伏,通常的峰值为几百毫伏。如果噪声耦合进转换器的输入端(输入必须防止地噪声)就不能采用比 8~10 比特更高精度的转换器。

#### 滤波

这个问题的局部解决方案是使模拟信号的带宽低于噪声,以至于减少有效的噪声信号。对慢变化的模拟信号来说,这相当有道理,特别是如果噪声进入发生在信号处理放大器的输入端,那么带宽的限制就会影响最大。滤波是任何情况下,使外部噪声信号最小化比较好的经验。

如果噪声进入 ADC 本身,对输入放大器滤波就没有用。对于快速 ADC 和宽带模拟信号,不能随意采用这个方法,惟一可用的方法就是在源端就防止数字噪声的进入。

#### 隔离

设计模-数接口采用的基本原则就是完全隔离电路,包括地。意思就是:

- 隔离模拟和数字地,只连于一点。
- 电路的模拟和数字部分应物理上隔离,没有数字线与模拟部分交叉或反过来。这会使电路间的串扰最小化。

正确评价来说,不同的接地方案没有哪个是最好的,因为电路总是穿过不同的接地区传送信号。那么这些信号特别地面临外部和内部干扰的细微差别,或者事实上可能是这个原因。应该总是努力根据带宽和敏感性设计低冒险的电路,或对所有的电路(模拟和数字的)保证单个的接地系统,在布线上特别注意,要使在来自系统有噪声部分的接地噪声不会传播到其他敏感部分。

#### 单板系统

对单板系统和多板系统适合的接地方案如图 6.13 所示。如果系统有单个的模-数转换器,也许在几个模拟输入采用一个多路选择器,那么在 ADC 处的模拟和数字地之间的连接可以做成如图 6.13(a)所示。这个方法要求模拟和数字电源回路任何地方都不能连在一起,所以需要两个分离的供电电源电路。模拟和数字地尽管通常处于同样的电位,但是它们必须看做完全分离的印制线;那么围绕在数字地周围的不可避免的噪声电流就不会耦合进“干净”的模拟地内了。数字地应是栅格的或地平面结构,然而模拟部分受益于单点接地系统,或本身有个独立的地面。千万不要延伸数字地到板上模拟部分,因为这样从一个地到另一个地会有电容耦合。

### 多板系统

当带有外部电源的系统由几个板组成时，一些完全是数字的，一些完全是模拟的，一些是二者的混合，那么不能在 ADC 的数字和模拟地之间进行连接。一个系统可能有几个 ADC。然而在电源处进行连接[参见图 6.13(b)]，连接独立的模拟和数字地到所要求的每个板。纯数字的板应位置上靠近电源以使传送回路的范围或长度最小。




图 6.13 分离的模拟和数字地的布局

### 6.2.2 从模拟输入产生的数字电平

当你想用变化的模拟电压产生一个开/关的数字信号时的首要原则（区别模-数转换）是：总是采用比较器或施密特触发器。不要把一个模拟信号直接送入普通的 TTL 或 CMOS 门的输入端。

原因是普通的门没有定义输入电压的开关阈值。不只是这个，它们也是慢上升时间输入的非常关键的因素。没有几个模拟输入信号有通常快于  $5 \text{ V}/\mu\text{s}$  的转换速率，要求从普通的逻辑门产生一个纯净的输出。对逻辑门采用慢模拟电压的结果如图 6.14 所示。

施密特触发器，或带有迟滞的比较器（参见 5.3.4）可以解决慢上升时间的问题。施密特触发器与普通门具有相同的输出特性，但是它含有以保证快速转换的输入迟滞现象。典型施密特器件的阈值，如 74HC14，是在较宽的容差范围内规定的，所以不能克服实际开关位置的变化性。当相对于高或低状态的模拟电平可以分别保持在  $V_{IH}$  之上和  $V_{IL}$  之下，那么一个触发器就足够了。为了更加精确，希望使用一个带精确指定参考电压的比较器。




图 6.14 逻辑门慢速输入的影响

其次，如果模拟电源线大于数字电源范围，那么模拟信号直接连到逻辑输入将会给门造成危险。甚至如果正常的信号范围在逻辑电源范围内，这也可能发生：不正常情况如开启或关闭可能超过这个范围。当然，这也是施密特触发器门具有的问题。通常，输入由电源和接地的箝位二极管进行保护，但是其中的电流必须限制在一个安全的值，所以输入电阻串联是有必要的。更多限制输入电压的正确步骤，如从与逻辑部分同一个电源电压运行模拟部分（注意前面关于分离数字和模拟地的建议）是首先要考虑的。

#### 防止反冲开关输入

从表面上看，数字电路的开关输入肯定是接口里最容易的。所有应该需要的是输入端口或门，一个上拉电阻和一个单极开关（参见图 6.15）。尽管这个电路的确是工作的，但因为开关的机电本性以及逻辑器件的速度，它趋于一个严重的问题。




图 6.15 触点反弹

当开关触点动作时，电流没有被简单触发或被中断。当触点接触或部分接触时，由于污染，瞬间的接触电阻改变，由于材料的弹性，反向的表面可能“弹起”几倍远。导致开关的边缘不规则，很容易由几个独立的边缘组成，遍布 1ms 典型的一个周期。通过在存储示波器上观察图 6.15 的输入波形就可以证实这个现象。

当然，数字输入对每通过开关阈值的反应都非常快，因此，在端口或门设置稳态 1 或 0

之前，每次开关动作都会看到几个转换。这对于电平敏感的输入可能不是问题，但是对诸如时钟输入的计数器或锁存器这类的边沿敏感无疑就是问题了。开关输入产生的计数电路误触发通常由此引起。

对触点反弹的简单的解决办法就是用  $RC$  网络对逻辑输入过滤 [参见图 6.16(a)]。 $RC$  时间常数必须明显大于反弹周期以有效地削弱接触噪声。这对引入的冲击或 RF 干扰有特别的保护作用，但是它需要额外的分立元件，同时要求逻辑输入必须是施密特触发器类型，因为输入的上升时间有意地减慢了。

如果开关输入可以快速地改变状态，足够长以解决反弹的  $RC$  时间常数将减慢不希望的开关响应。可以用两种方式解决：图 6.16(b) 的 R-S 锁存器，要求转向开关而不是单掷开关，或一个软件或硬件实现延迟。图 6.16(c) 所示的为硬件延迟，采用连续时钟移位寄存器和“或”门以有效地对反弹“加窗”。适当的调整延迟以适应反弹的周期。这两个解决方法更适于用半定制的逻辑阵列或 ASIC 实现，其中额外的逻辑开销是很少的。




图 6.16 开关防止反弹的电路

### 6.2.3 保护防止外部施加的过压

外部获得的逻辑输入和输出一定会在系统工作的某个时间达到过压。在这方面，原则应该是，如果它可以发生，它肯定会发生。由于板或外部设备的误接，或由于内部的静态产生过压。后者对具有高阻抗的 CMOS 输入是个特别的威胁，但是大量静电放电的影响也可能对其他的逻辑系列是致命的危险。



逻辑信号线上的过压有三个主要的后果：

- 由于镀金金属线的破裂或硅的破坏对器件直接破坏
- 当过压没有足够的能量立即破坏器件时，器件的特性逐渐降低
- 上锁，可能由短暂过压后的多余的电源电流引起的危险

现代含有保护的系列逻辑器件是在输入和输出之间采用对电源线设置箝位二极管的方式，但是这些二极管的电流控制能力被限制了，因此由于必须限制过压，使用了误电流。采用图 6.17 的方法可以较好地实现。

外部的箝位二极管被用来获得大部分的输入过载电流，并把它转移给  $V_{CC}$  或  $0V$  线；如果 IC 的内部二极管由于正向电压与外部二极管正向电压相比仍获得太多的电流，就需要虚线表示的电阻。电源上下限的值将获得额外的输入电流，因此必须具有足够低的阻抗以通过电流的汇集保证不受影响。这可以称为控制器原理的研究，或额外的箝位二极管用于电源线与本地接口。在本身没有外部箝位二极管时，串联电阻  $R_S$  可能是足够的，特别在输入部分，可用它们限制 IC 的内部二极管可以控制的电流。




图 6.17 逻辑门 I/O 保护

#### 6.2.4 隔离

即使你小心地防止输入/输出误用，采用逻辑信号直接进入或离开设备都不是较好的方法。和单条线路上所面临的过载威胁一样，也必须在设备外扩展地和/或电源以提供一个单一的返回路径。那么这些当做天线，不但把接地噪声传到设备外，而且把外部的干扰也送回设备。在设备空间的范围内保持电源线更安全。

实现这个的常用方法是电气上隔离所有进入或离开设备的信号线。与防止干扰一样，这样减少了来自接地回路和接地差分的问题。数字信号可使用光耦合器件。光耦合器主要是在类似光敏器件如光敏二极管或光敏晶体管的封装上集成的一个 LED 芯片，两个器件在电气上分离，但是光是耦合的。采用这些器件的典型隔离方案如图 6.18 所示。




图 6.18 采用光耦合器的接口隔离

每个数字通路都需要一个光耦合器。光耦合器可以是单个的、两个的或四个的封装，市场的价格主要取决于要求的速度和集成度，每通路的价格从 25 便士到 5 英镑范围内变化。显然，在价格或空间敏感的应用上，应减少隔离通路的数目。这就意味着，隔离更主要用于工业产品而不是消费产品上。

#### 光耦合器的综合考虑

当使用光隔离时，要进行许多相当复杂的综合考虑。要考虑的因素是：

- 接口的速度：带有标准晶体管输出的廉价耦合器有  $2 \sim 5 \mu\text{s}$  的开关时间，所以数据速率限制在最大值大约为  $100 \text{ kb/s}$ 。具有  $10 \text{ Mb/s}$  的数据速率的高速器件是有效的，但是每通道的价格大于 5 英镑。
- 功耗：标准的输出型晶体管提供一个电流传输比 (CTR)，通常在  $10\% \sim 80\%$  之间。这是在开状态时 LED 输入电流与晶体管输出电流的比值。这样对于要求输出电流  $1 \text{ mA}$  具  $20\%$  的 CTR，在 LED 内需要  $5 \text{ mA}$ 。而且，CTR 随着时间下降，应该含有在  $20\% \sim 50\%$  范围的额外的安全余度，取决于期望的使用期限和工作电流，以保证快到使用期限的电路的可靠性。减少工作电流来降低接口的速度。具有  $200\% \sim 500\%$  的 CTR 的复合管输出的光耦合器是有效的，但遗憾的是，这些器件有大约  $100 \mu\text{s}$  的截止时间，所以只能用于低速应用。光耦合器驱动电流可能是总功耗的一个重要因素，尤其是在隔离的一侧。
- 支持电路：一个简单的光敏晶体管或光敏复合管的输出需要几个无源的元件加上一个缓冲门来与之正确的接口达到逻辑电平。另一方面，可以获得具有逻辑比较输入和输出的光耦合器，特别是更快的，但是价格明显要高一些。低电流 LED 驱动要求可

通过逻辑门和串联限制电阻直接满足，然而如果使用具有较高 LED 电流的便宜的光耦元件，就需要一个额外的缓冲器。

#### 耦合电容

尽管光耦合器件切断了直流的电路连接，测出的隔离电压在 1 kV，但是仍有一些残留的耦合电容在高频时减少了隔离。规定的 0.5 ~ 2 pF 有时被取决于布线的寄生分布电容提高了。在封装反面的输入和输出引脚是不变的。如果使输出线沿着输入线返回，那么在光耦合器件内没有设计用于隔离的点。

单个通道的耦合电容乘以系统的通道数，意味着高频地噪声的一个关键的部分仍可被耦合出隔离系统。或快速上升时间的过渡或 RFI 仍可被耦合进系统（这是针对减少通道数的另一个讨论）。而且，高  $dV/dt$  共模信号可以通过这个电容被直接耦合进光敏二极管或晶体管的输入端，引起误开关。可以通过合并光路上的静电屏蔽，同时把它连到输出地引脚来减小这个影响，带有这个屏蔽的一些光耦器是可用的。共模的瞬变抗扰度可以从差于 100 V/ $\mu$ s 到好于 5 kV/ $\mu$ s 之间变化（对于昂贵的器件来说）。

#### 光耦合器件的替代物

为了隔离数字信号的光耦合器件的两个替代物是继电器和脉冲变压器。如果尺寸、重量、速度、功耗和机电的性质方面的限制可以接受，那么继电器就是公认的好器件。

由于光耦合器件传输宽带、高速数字数据太慢或价格太高，脉冲变压器是这方面最适用的。它可以设计成具有很好抗高  $dV/dt$  干扰的能力。若去掉任何直流元件，数据必须被编码或被调制。每个通道要求几个门和一个锁存器的开销，但是这个开销可能会被接受，特别是如果采用半定制的硅，由于高速和低功耗的吸引可以容易地被超过。

### 6.2.5 经典的接口标准

当要把设备的一个部件的逻辑信号连到另一个部件上时，即使它们已从主系统被隔离开来，采用标准逻辑器件，进行门 - 门的直接连接是不够的。标准逻辑不适宜驱动长的线路：不说明线的端点而且抗扰度很低，所以反射和干扰将对数据产生巨大的破坏。必须专门设计外部的逻辑接口来满足这个目的。

同时，不同的厂商设备之间有一些共同的接口是必要的。这允许用户连接，即 A 厂家的计算机连到 B 厂家的打印机不用担心电路的兼容性。因此对电路接口信号需要一个标准的规定。

很多年前就认识到了这个需要，有许多种可以采纳的数据传输标准。市场的规则已经表明其中只有少数的占主要地位。本节要关注两个主要的商业标准：EIA-232F 和 EIA-422。EIA-232F 是 1969 年公布的 RS-232 标准的修订版，与国际 CCITT 的 V.24 和 V.28 以及 ISO IS2110 标

准并列。EIA-422 与早期的 RS-422 标准是同一个。前缀的改变是个伪装，主要是想表明它是作为 EIA 的标准来源。

### EIA-232F

数据通信的繁荣发展已导致一些产品的说明里一致声称采用 RS-232 接口标准。这些声明中的一些是有欺骗性的，知道用户会把接口一致性作为产品质量的标志，在他们的评价中早就验证了。说明的主要特性在表 6.2 中给出。与规定电气参数一样，EIA-232F 也定义了机械连接和引脚配置和每个数据电路的功能描述。

表 6.2 EIA-232F, EIA-422 及 EIA-485 的主要电气特性

接口	EIA-232F	EIA-422	EIA-485
线路类型	不平衡的点对点	平衡的, 差分的多路 (每条总线一个驱动器)	平衡的, 差分的每条总线 多个驱动器(半双工)
线路阻抗	无可用的	100 $\Omega$	120 $\Omega$
最大线路长度	与负载无关, 通常为 15 m, 取决于电容	$L = 10^5 / B$ 米 $B =$ 比特率(Kb/s)	推荐的最大值 1200 m, 取决于衰减
最大数据速率	20 kb/s	10 Mb/s	10 Mb/s
驱动电路			
输出电压	带有 3 ~ 7 k $\Omega$ 负载时为 $\pm 5 \text{ V} \sim \pm 15 \text{ V} + V_{\text{逻辑 0}}, -V_{\text{逻辑 1}}$	空载时最大差分电压 $\pm 10 \text{ V}$ , 带有 100 $\Omega$ 时最小为 $\pm 2 \text{ V}$	空载时最大差分电 压 $\pm 6 \text{ V}$ , 带有 54 $\Omega$ 时 最小为 $\pm 1.5 \text{ V}$
短路电流	最大 500 mA	最大 150 mA	到地为 150 mA 到 -7V 或 +12 V 为 250 mA
上升时间	单位间隔 4% (最大 1 ns) 最大转换速率 30 V/ $\mu\text{s}$	单位间隔的 10% (最小 20 ns)	单位间隔的 30%
掉电时输出	输出电阻 > 300 $\Omega$	最大漏电流 ( $\pm 100 \mu\text{A}$ )	输出电阻 > 12 k $\Omega$
接收电路			
敏感性	最大阈值 $\pm 3 \text{ V}$	$\pm 200 \text{ mV}$	$\pm 200 \text{ mV}$
输入阻抗	3 k $\Omega$ ~ 7 k $\Omega$ , < 2500 pF	最小 4 k $\Omega$	12 k $\Omega$
共模范围	不用	$\pm 7 \text{ V}$	+12 到 -7V

由现代的标准来看, EIA-232F 的性能是很简单的。它最初被设计用于数据终端设备 (DTE) 与称为数据通信设备 (DCE) 的调制解调器连接。它也用于数据终端与主机接口连接。早期的应用在相对低速的, 小于 20 000 波特, 以及所用电缆小于 50 英尺<sup>①</sup> 的地方。要求这样限制的应用现在很多, 因此该标准大流行。它的新修订版用“数据电路终端设备”代替“数据通信设备”, 也简写成 DCE。它不区分什么是 DTE, 什么是 DCE。由于一些应用是简单的 DTE 计算机与 DTE 终端或打印机连接, 所以常有人公开争论哪个作为接口的末端。尽管点对点连接提供 DTE 到 DCE 正确的引脚端, 但是一个有用的额外配件是称为“零调制解调”

① 1 英尺 = 0.304 8 m——编者注。

的电缆,提供了 DTE 与 DTE 的连接。安装工程师对 9 路连接器的共同观点,交换引脚 2 和引脚 3,使得一端的接收器可以侦听到另一端的驱动器现在已不存在了。




图 6.19 零调制解调

EIA-232F 的传输距离受它的不平衡的设计和限制的驱动电流限制。非平衡设计对外部获得的噪声以及驱动电路和接收电路之间的接地移位十分敏感。受限的驱动电流意味着转换速率必须足够慢以防止电缆变为一个传输线,这给累积的最快数据速率一个限制。通常为 50 英尺的最大电缆长度,现在受每个电路 2500 pF 的最大负载电容(含接收电路的输入)的限制。随着线路长度的增长,电容也增加,需要更多的电流保持同样的过渡时间。图 6.20 画的是驱动电流和负载电容的关系,要求在不同的数据速率保持 4% 的过渡时间。实际上,对于大于 20 kb/s 的数据速率,线路长度规定为 3 m 或更短。大多数的驱动电路可以在这么短的长度上处理更高的传输率,不吸收额外的电源电流。




图 6.20 EIA-232F 发送驱动电路的输出电流与  $C_L$  的关系

注意到有几个共同的“增强”,这严格按照标准是不允许的。EIA-232F 没有规定驱动输出的三态,所以多个驱动电路使用一个线路是不可能的。同样,如果合成的输入阻抗没有保持在 3 k $\Omega$  和 7 k $\Omega$  内,那么不允许接收电路并联。不考虑电路隔离的接口:尽管很需要,但没有提供关于隔离要求的说明。不规定传输数据的格式。通常的“一个起始位,八个数据位,两个停止位”的格式不是标准的,只是大多数这么用。尽管这样的连接通常能工作,但是没有与另一个



普通的单端标准 **EIA-423** 直接进行比较。而且不能允许在  $\pm 5\text{ V}$  的电源线内采用 **EIA-232F**——最大驱动电路的输出电压规定为  $\pm 5\text{ V}$ , 负载为  $3\sim 7\text{ k}\Omega$ , 输出阻抗为  $300\ \Omega$ 。

标准要求转换速率最大限制在  $30\text{ V}/\mu\text{s}$ 。尽管可以用一个输出电容达到它, 当其转换时, 连同输出晶体管的电流限制一起工作, 这样会提高功耗, 减少最大可能的电缆长度。最好是采用具有片上转换率规定的驱动电路, 不需要外部电容, 使转换速率与电缆长度无关。

### **EIA-422**

现在许多的数据通信应用要求数据的速率在兆波特范围内, 对于 **EIA-232F** 的来说是不够的。这需要有 **EIA-422** 标准来完成, 它是驱动电路与接收电路之间的电路描述, 主要对平衡或差分, 点对点或多点或使用双绞线电缆的多路高速接口的应用。表 6.2 与 **EIA-232F** 进行比较概括了 **EIA-422** 的规定。允许一个驱动电路和高达 10 个接收电路。综合考虑了电缆长度, 最大数据速率规定为 10 兆波特; 对电缆长度综合考虑; 100 千波特时最大电缆长度为 400 英尺。注意, 不像 **EIA-232F**, **EIA-422** 不规定接口的功能或机械参数。其他标准包含它们, 主要是 **EIA-449** 和 **EIA-530**。

通过指定一个平衡的和终端的设计, **EIA-422** 达到了高速和长距离的能力。平衡的设计减少了对外部共模噪声的敏感性, 允许在驱动电路和一个或多个接收电路之间的地差达到几伏特, 不影响接收电路的阈值。电缆终端具有增加的驱动电流, 允许快的转换速率, 从而允许高的数据速率。如果电缆没有终接, 在边沿发生的严重的冲激可能在接收电路引起误开关。规定的  $100\ \Omega$  的终端负载与典型双绞线的特性阻抗非常匹配。只有一个终端被使用(在电缆末端的接收电路)。

### 接口设计

到目前为止, 识别 **EIA-232F** 或 **EIA-422** 接口最容易的方法是使用一些专用的驱动器和接收器芯片组。更常见的一组, 如 **EIA-232F** 的 1488 驱动器/1489 接收器或 **EIA-422** 的 26LS31 驱动器/26LS32 接收器, 都是在一些来源和低功率 CMOS 结构里有一定竞争力的。也可以获得组合的驱动/接收部件, 以至于在一个 IC 上可以用一个小接口。因为 **EIA-232F** 的 9 针产品太普通了, 单个封装 3 发送器加上 5 接收器部件也广泛采用。**EIA-232F** 的典型  $\pm 12\text{ V}$  电源的高电压要求, 由一些从  $+5\text{ V}$  供电的片上直流到直流转换器的供应商所采用。

图 6.21 提出了两个标准的接口电路。注意包含了电源电压隔离二极管, 以保护电路的其余部分, 避免产生过压。也可以构造一个简单的 **EIA-232F** 接口, 如果准备花时间使电路具有标准要求 and 期望的过载条件的特性, 那么采用标准元件, 如运放、比较器、CMOS 缓冲器或分立元件。这样或多或少可以减少元件的成本, 但是总的价值还有待商榷。

### **6.2.6 高性能数据接口标准**

这一节主要回顾一些已形成的新数据接口标准, 它们围绕特殊应用的高速目的, 已经为更广泛地应用确立了其应有的地位。




图 6.21 典型的 EIA-232F 和 EIA-422 接口电路

## EIA-485

EIA-485 与 EIA-422 有一些相似，广泛用做家用和工业数据通信系统的基本标准。例如，SCSI 接口的一个变量 (HVD-SCSI: 高电位差——小计算机系统接口) 使用 485 作为电路描述的基础。适合 EIA-485 的器件可用于 EIA-422 系统，尽管反过来可能不行。主要的区别是，485 允许在同一条线路上有多个发射机，半双工 (双向) 通信，驱动 32 个负载。一个单位负载被定义成稳态负载，在最大共模电压 12 V 下允许 1 mA 的电流，或在 -7 V 下允许 0.8 mA 的电流。单位负载可由驱动器或接收器和保险电阻组成，但是不含终端电阻。双向通信的意思是，EIA-485 驱动器一定允许线路争用，允许驱动一条在每端 120  $\Omega$  处终止的线路。在表 6.2 中对这两个描述进行了比较。

在半双工系统里提出的进一步的问题是，当没有发射机驱动线路时，还会是周期的，以使得它变为高阻抗，这种情况时希望接收器保持固定状态。这意味着有合适的无源电路提供大于 200 mV 的电位差，此电路满足终端阻抗的要求和单位负载的限制。设计用于此目的网络称为“保险”网络。

## CAN

控制区网络 (CAN) 标准最初在汽车工业里设计出来，以代替复杂的两线数据总线的电路线束。它在 ISO 11898 内已被标准化。规定允许信号速率可达到 1 Mb/s，对电气干扰的高抗扰性，可以自己诊断和修正错误。现在在许多方面广泛使用，包括工厂自动化、医药、航

海、航空以及汽车领域。特别适用于在噪声的工作环境下要求短周期内的短信息高可靠性的应用。

ISO 11898 体系定义了 OSI/ISO 的 7 层模型中的最低的两层,即数据链路层和物理层。通信协议是载波检测多路访问,在信息优先权上进行冲突检测和仲裁 (CSMA/CD + AMP)。CAN 最初的版本定义为 ISO 11519,允许带有 11 比特的信息标识符,速率达到 125 kb/s。1 Mb/s 的 ISO 11898:1993 版是标准 CAN 2.0A,也带有 11 比特的标识符,而扩展的 CAN 2.0B 在 1995 年对标准进行了改进,提供了 29 比特的标识符。

物理的 CAN 总线是一个双绞线,屏蔽的或非屏蔽的,在每端以 120  $\Omega$  终接。采用平衡的差分信号。甚至当网络工作时,可以在任何时候添加或去掉节点。无动力的节点应不干扰总线,所以配置收发机,以使引脚在掉电时处于高阻抗。标准的规定允许最大的电缆长度为 40 m,最多 30 个节点,最大接线头的长度为 0.3 m(从总线到节点)。在综合考虑信号速度时,接线头和线路长度可以做得更长。隐性(静态的)状态是指要偏压的两个总线与地大约为 2.5 V;在主要状态时,一条线(CANH)为正 1 V,而另一条线(CANL)取负 1 V,提供 2 V 的差分信号。需要的共模电压范围是从 -2 V ~ +7V,即静态电压大约为  $\pm 4.5$  V。

## USB

通用串行总线(USB)是一个电缆总线,它支持主机和许多同步的可接入的外围设备进行数据交换。连接的外设通过主机预先安排的基于令牌的协议来共享 USB 的带宽。当主机与其他的外设工作时,总线允许外设被连接、配置、使用和分离。任何 USB 系统只有一个主机。主机系统的 USB 接口看做主机的控制器,可以以硬件、固件或软件的形式实现。

USB 器件也可以是集线器,它作为线路的连接,提供与总线或系统功能,如鼠标、存储器、数据源或输出附加的连接点。基本的集线器被集成在主机系统内,以提供一个或多个连接点。

USB 通过一个 4 线的点对点的电缆传输信号和能量。必须用差分输入接收器来接收 USB 数据信号。当两个差分数据输入都在 0.8 ~ 2.5 V 共模范围内时,接收器有一个至少 200 mV 的输入灵敏度。差分输出驱动电路采用静态输出转换驱动 USB 数据信号,1.5 k $\Omega$  的负载从低电平小于 0.3 V 变到 3.6 V,15 k $\Omega$  的负载从高电平大于 2.8 V 变到地。全速的 USB 连接通过具有 90  $\Omega$  特性阻抗( $Z_0$ )15%和 26 ns 最大单边延迟的屏蔽双绞线来实现。每个驱动器的阻抗必须在 28 ~ 44  $\Omega$  之间。具体的规定针对电容负载的范围控制输出驱动电路的上升和下降时间。

在 1.1 版,有两个数据速率:

- 全速信号比特率为 12 Mb/s
- 受限的低速信号模式也定义在 1.5 Mb/s

两种模式可通过传输电路间的自动动态模式转换在同样的 USB 总线上采用。定义低速模式支持数目受限的低带宽器件,如鼠标。为了提供保证的输入电压电平和基于在每个电缆末端采用的偏压终端合适的终端阻抗。终端也允许检测每个端口的连接和全速与低速器件之间的区别。USB 2.0 的规定增加了合适的器件间 480 Mb/s 的高速数据速率,这些器件采用 1.1 版同样的电缆,带有电源和 45  $\Omega$  的负载终端。

电缆也支持电源线,通常为 +5 V,在每一段给器件传送能量。可变长度的电缆段达到几米是可能的。描述中定义了连接器,电缆有 4 个导体:一对标准线规的双绞线和一对允许线规的电源。

时钟随着不同的数据传输、编码。时钟的编码方案是比特不归零的,以保证足够的转换。SYNC 字段超前每个包以允许接收电路同步它们的位恢复时钟。

#### 以太网

以太网(Ethernet)是为串行数据传输而建立的。它最初在 1980 年由发明 DEC-Intel-Xerox (DIX) 的多厂家联盟发布的。自从它被扩展了几次后,在 1985 年,以太网被标准化为 IEEE 802.3。“传统的”以太网工作在 10 Mb/s 的传输速率。自从 20 世纪 90 年代,以太网在以下领域有所发展:

- 传输介质
- 数据传输速率
  - 100 Mb/s 的快速以太网(1995)
  - 1 Gb/s 的吉比特以太网(1999)
- 网络拓扑学

现在,以太网是世界上商业信息技术系统中应用最广的网络技术,同时在工业领域也取得了重要的地位。在以太网下,所有的网络用户具有同样的权利。任何用户可以在任何时间与另一用户交换任何大小的数据,任何正在发送的网络设备被所有其他用户侦听。每个以太网用户可以忽略其他所有的用户而从数据流中滤出打算给他的数据包。

在标准的以太网内,所有的网络用户共享一个冲突域。网络的访问由 CSMA/CD 过程(载波检测多路访问具有冲突检测的)控制。在传输数据前,网络用户首先检测网络是否空闲(载波检测)。如果空闲,就开始传送数据。同时,它检测是否其他的用户也已开始传输(冲突检测)。如果是那样,就发生冲突。所有的网络用户现在考虑停止它们的传输,等候一段时间,再根据随机性原则决定,然后又开始传输。这样的结果是要求传输数据包的时间主要取决于网络的负载,不能预先确定。发生的冲突越多,整个网络的速度就越慢。

这样决定的缺陷可由称为交换式以太网的基本方法的变体来解决。这指的是网络内的每个以太网用户在一个变换时被分配一个端口,分析到达的所有数据包,在恰当的端口检测



出它们。交换机把以前的冲突域分成网络部件与相关的用户设备间单个的点对点连接。防止冲突使全部的网络带宽对每个点对点连接都有效。在 4 线以太网电缆中的第二对导线，现用于传输，所以在数据传输速率上明显提高。

每个用户的以太网接口都根据图 6.22 定义。通常发现构成双绞线域网接线已集成在部件内，IEC 11801 提供了电缆性能指标和有关的标准（参见表 1.8）；10 BaseT 和 100 BaseT 变量是最常见的以太网实现方法，采用 RJ45 连接器的 MAU/MDI 包含在多数类型的计算机内。在快速以太网实现方案中由信号定时限制来设置最大的长度，以太网系统的实现取决于电缆长度、类型和终端的正确结合。




图 6.22 以太网接口和介质

与可能多路连接的以太网同轴类型相比，双绞线的每一段或光纤路径是主机间的一个点对点连接；这意味着网络系统不只是两个主机需要许多的集线器或交换机，以集成与每个用户的连接。集线器只是通过端口间的以太网流量，不以任何方式控制它，但是交换机控制流量，把数据包分送给目的端口。

10 BaseT 的电气性能指标是 100  $\Omega$  特性阻抗双绞线内 1 V 的最大差分输出信号；10 BaseT 电平是 2.5 V。也定义了上升和下降时间及幅度对称性以达到平衡的高电平和最终的共模性能。通常采用变压器和共模扼流圈来隔离驱动电路与网络连接的隔离。

### 6.3 使用微控制器

有关微处理器和微控制器的主题有很多，本书就不再详述它了。我们所做的是考虑一



下在使用那些原来满足模拟电路功能的这些器件时提出的问题。正如本章开始时所说的，采用微控制器实现模拟功能是常见的，因为好处是不用考虑漂移和温度的影响，以及可编程带来的灵活性。但是这些优点是以许多其他新的限制为代价而获得的，这些是本节的主题。尽管曾经提高了容量和数字处理速度，模拟设计完全由数字取代是不可能的。在一些设计里，只能对什么地方用模拟，什么地方用数字进行综合考虑。如果尝试并强行把不适合的功能变成数字形式，结果将是不合适的，可能导致重新设计。例如，滤波器是很便宜的、精确地用数字来实现一个较好的例子；但是不能用数字过程来实现低噪声放大器，不能 AD 转换微伏电平的信号，所以对低噪声放大器有一个需求。任何传感器把物理参数转换成一个模拟电压，它在送入处理器之前必须要处理。电源管理（保证数字电路正常工作是很必要的）将总是保持作为模拟功能。

### 6.3.1 微控制器是如何工作的

微控制器的工作模型通常如图 6.23 所示。




图 6.23 微控制器处理模型

#### 输入处理过程

在 6.2.1 节我们已谈到了 AD 转换方面的内容。对于获取模拟信号同时从中产生一系列数字字节有几种不同的技术，人们根据需要的速度、分辨率和成本来选择。本质上，处理由外部时钟控制或由处理器控制。用第一个方法，AD 转换器连续工作，在转换结果有效时中断处理器；在下一个结果出现前，处理器在规定的时间内读这个结果并按它来工作。用第二个方法，处理器本身决定什么时候获得模拟值。它指示转换器执行转换，如果转换是在有限短的时间内完成的，那么就等待结果出现，否则当结果有效时就被中断。

同样的原则适用于数字输入。处理器可以查询一些或所有的输入，以周期方式检测它们的状态，并在空闲时采取行动，并取决于这些状态的值。或者，如果特殊的输入是对时间要求很高，输入可用来中断处理器，以至于可以迅速或至少在规定的短时期内采取行动。

一些更普通的 AD 转换方法是：

- 双斜率:慢,但是实现很简单;在固定的间隔内,输入电压驱动一个积分器,在输入变为一个相反的参考极性后,以固定的速率驱动它变回零。计数器决定完成过程的时间,计数值是数字的转换值。只需要一个积分器、比较器、参考电平和几个模拟开关,其余的工作由处理器来做。可变的执行时间,适合测量的目的。
- 逐次逼近:被驱动的参考电压越来越接近在比较器控制下的几个周期阶段的输入电压,比较器检测两个电压极性的差别。周期数与要求的位数相对应,速度主要由比较器的建立时间所决定。固定的执行时间可以很快。通常用于集成所有功能于一体的专用 IC 上。
- 快速变换:这里的变换由一组并行的比较器瞬间完成,比较器由梯形电阻网络分压器产生,它给每个比较器提供一个参考,使最低有效位与下一位间隔开。执行时间只受比较器的建立时间限制,但是如果需要超过 8 位的分辨率(255 个比较器),比较器的数目将变得非常庞大。通常用于视频转换和数字示波器。
- 过采样或  $\Sigma\Delta$ :输出只有一位,信号“向上”或“向下”。比较器的输出用输入来求和,对积分器充电和放电以保证它的平均输出为零。最终的数据流以小于采样时钟一半但大于最大信号带宽的两倍的速率由数字化滤波来产生  $n$  比特数据。这个“过采样”(几兆赫兹的采样时钟用于几千赫兹的输入带宽)允许特别高的分辨率和低失真。由此,通常用于音频应用,因为它与数字信号处理技术可以很好地匹配。

把这些方法混合应用也是可能的,比如快速变换和逐次逼近相结合以获得更快的速度和更高的分辨率。

#### 指令和内部处理

一旦输入信号是以数字形式,它们作为数据要进行编程操作。这就是纯粹的信号处理(数据进行数学运算)或它可以用这些数据作为输出结果的来源,就如在过程控制系统中。这两个主要的应用要求处理器内核有不同的结构:一方面是 DSP(数字信号处理器),另一方面是微控制器。在任何一种情况,都将根据指令处理和速度的性能来选择内核中的器件。由于微处理器编程要求在软件支持和技术经验都要有所投入,所以通常坚持在许多方案里采用同种类型的器件。这个做法是有厂商来推动的,他们提供了具有各种容量的存储器件和外围设备,用同一个处理器内核把它们集成在一起,因此采用同样的指令集。

设计方面的主要问题是在硬件能力和要求的软件性能之间进行平衡。也就是说,最大的有效时间来完成时间要求高的软件程序;大多数关键的操作花费多少指令周期,以及处理器在规定的时间内以希望的时钟频率完成这些周期。如果不是这样,主要的选择就是提高时钟频率(单个指令周期的时间少一些),换成需要较少指令周期的更强大的处理器,把任务分成几部分分别送给多个处理器。

### 输出过程

有一些应用不要求模拟输出：比如，数字显示，或如家庭的加热器或洗衣机应用的简单的开/关控制，或用来限制数据破坏的电信器件。自然，这些纯数字输出可以很容易地从微控制器内获得。软件写一个值给寄存器，设置输出端口的状态或控制串行发送器内的数据传输，驱动缓冲器对需要的信号打开。

提供模拟输出不是太困难。基本问题与模拟输入一样：速度和分辨能力。在模拟输出中要获得某种精确度，即所要求的信号无失真，将需要一个在位数上最高分辨率的转换器。要获得希望的带宽，DA 过程必须在 Nyquist 准则指定的时间内完成，所以下一个值才可以出现。处理器必须支持与数据输入和内部处理所做的一样的输出要求。

## 6.3.2 定时和量化约束

### 指令周期时间

最重要的约束，决定采用特殊的结构和速度的数字方法是否可行，与要完成的任务和它们允许的时间以及处理器每条指令的时间之间是匹配的。这和编码的执行效率有密切的关系(参见 6.3.3 节)。在设计的早期阶段，需要确定关键的子程序，计算最坏情况时的执行时间，并用计划的功能说明进行比较。比如，音频信号处理器可能需要对输入的数据流进行某种计算，在 44 kHz 进行采样，在下一个输出采样之前，即在  $1/44 \text{ kHz} = 23 \mu\text{s}$  之后输出结果。如果指令时间是 30 ns，那么允许最多 766 条指令。

在一些软件设计中，这样的估计当然是近似的，有益的应急方法是先取得后者提高速度的要求是必要的。

### 实时中断和等待

如果所有的操作都根据由处理器自身的时间决定的、严格的进度来执行，那么某方面加强的话，计算最坏情况的定时原则上是可能的。当处理器必须在规定的安排对外部事件进行响应时，就提出了实际问题。实时中断的发生由处理器的指定引脚的电平变化来给出信号。可能使用几个这样的中断引脚，具有不同的功能和意义。当中断发生时，处理器必须执行一系列严格的操作：

- 停止执行当前的程序
- 在称为“堆栈”的存储器区域里的寄存器内保存状态
- 跳到由特殊中断指示的程序段
- 执行由中断程序要求的操作
- 从堆栈内恢复状态数据
- 继续执行被中断的操作

这些在图 6.24 中用图表示出来。




图 6.24 中断顺序

从这里看出两个影响：

- (a) 被中断的程序必须忍受等于总的中断时间的停滞时间。
- (b) 中断程序不能产生任何结果，然而它们很重要，对于中断事件后的一些阶段，是程序的执行时间、保存到堆栈和跳转到中断代码段的时间的总和。这就是所说的“等待”。

当你试图变出可随时发生的，包含同时发生的不止一个中断源时，上面的 (a) 就变得特别重要。首先，所有的中断必须被分配一个优先权，所以如果两个或更多的中断一起发生（在一个周期内），那么处理器按顺序和可预测的方式响应。其次，如果某个中断程序不能忍受延时，对于严格的周期，必须禁止（屏蔽）其他的中断——其他的中断必须接受它们可能被延迟的可能。

分析中断定时要求和分配优先权及屏蔽是软件设计中非常重要和富有挑战性的部分。测试结果的代码是关键。遗憾的是，很可能实时中断 - 驱动代码不能表现出确定性（它的结果不能数学上预测），而且事实上，测试可能从未完成，因为你不能表示，你已测试了中断定时和代码执行的所有组合。因此，安全性要求高的软件禁止实时中断。

#### 关于 AD/DA 转换的限制

对于任何模拟输入、输出的系统不得不提出几个问题。

- 速度：如果数字数据要精确地重现模拟信号，它必须以模拟信号变化同样快的速度转换新字节，Nyquist 采样定理表明采样速率必须至少为信号最高频率的两倍。一方面，慢速变化的仪器转换器输出可以用每秒 1 个的采样率处理，但是在另一方面，高质量的视频可能需要采样频率超过  $100 \times 10^3$  采样/秒。
- 分辨率和范围：模拟信号的最大范围必须与转换器匹配。因此必须设计输入阶段的增益以达到这个要求，从而充分利用有效的转换器范围。对于给定最大范围电压的

转换器的分辨率（就是相邻数字值之间的电压阶跃的大小）会由电压除以  $2^n$  给出， $n$  是转换器提供的比特数。表 6.1 给出了 10 V 范围的一些例子。稳定的直流信号每次应该产生同样的结果，但是它可能随至少一个阶跃改变，一部分为本身量化的量化间隔 (LSB) 的不确定性，另一部分为出现在模拟输入端的噪声。分辨率越高，布线里必须采用越强的预防措施，过滤以防噪声输入。

- 采样和保持：一些类型的 AD 转换在转换过程中需要一个稳定的信号电平。因为不能保证（通常不指望）在此期间输入不会变化，在周期的开始就要采样，值保持固定直到结束。这要求在转换器前有一个独立的“采样和保持”调节器，可能引入自己的噪声、漂移、变换和失调误差，通常对转换器设计本身是个挑战。不用担心集成的 ADC，它消除了系统设计人员所有的这些挑战，所以被广泛使用！




图 6.25 分辨率、采样速率、采样和保持

- 混叠现象：正如上面表明的，采样速率必须至少为最高信号频率的两倍。同样重要的是，信号决不能含有高于采样速率一半的频率。如果不这样，这些频率将会“混淆”进数字数据的基带，在数字上产生误差。被混叠的信号会具有  $(f_{sig} - n \cdot f_{sample})$  的频谱，这里  $n$  为任意整数。比如，如果在 44 kHz 被采样的音频包含 40 kHz 或 48 kHz，那么数字化的输出会在 4 kHz 包含一个不希望的信号。恰巧在采样频率的信号会引起直流失调，它的幅度取决于二者之间的相移（参见图 6.26）。如果出现任何高频威胁——包括噪声，因为这同样会混进基带，因此，输入信号必须在转换前由输入滤波限制带宽。

#### PWM 型的输出

模拟输出可由集成的 DA 转换器提供。但是脉宽调制 (PWM) 的数字输出可提供廉价、简单的模拟输出。数字电平以恒定频率在逻辑 1 和逻辑 0 之间转换，占空系数取决于期望的模拟值。这个可用具有  $2^n$  倍输出频率的时钟的可编程  $n$  位定时器来实现；输出的数据值在每个输出周期时被重复地送入定时器。 $n$  值设置了通常 DA 转换器的输出分辨率，但是在集成的微控制器内，可以不付任何代价地做成 16 位或更大。自然在时钟频率、分辨率和输



出速度间进行综合考虑。10 MHz 时钟的一个 16 位计数器可以提供 152 Hz 的输出频率;如果这个被滤波以保持输出脉动小于有效的分辨率,实际上会非常慢!




图 6.26 混叠现象

由于 PWM 信号可通过带有一个光耦器件的光隔离载波, 所以被隔离的输出也用这个方法(参见 6.2.4 节)。由光耦器件的不对称开关延时引起的任何失调需要考虑。逻辑 1 和逻辑 0 的值必须被定义成要求的精确度, 通常给出的逻辑是不够的; CMOS 缓冲器 B1(参见图 6.27)必须由独立的校准电源供电。在滤波输出 X1 上的负载必须保持为最小值, 这提供了高阻抗输入的单位增益模拟缓冲器 B2, 它具有可接受的低(或零)失调。




图 6.27 PWM 模拟输出

### 休眠和唤醒

对于低功率、低速的应用, 通常采用微控制器有效周期的一小部分。当静态时, 微控制器“进入休眠”, 所以这时功率损耗最小。数据记录仪就是一个例子, 只需每隔几个小时读一下数据; 微控制器由来自低功率时钟的中断来唤醒, 进行读和存储数据, 接着又返回休眠状态, 等待下一个中断。

相关的接口电路通常由微控制器上的一个转换输出来激励。这种类型的设计问题通常围绕时间问题, 需要达到唤醒后完整而精确的操作, 然而唤醒时间要短, 以保存电源能量。比如,  $100\ \Omega$  输出的时间常数用  $100\ \text{nF}$  去耦电容驱动一个模拟电源是  $10\ \mu\text{s}$ 。这只达到 5.5

倍时间常数,即  $55\mu\text{s}$  后的稳态值(8 比特精度)的 99.6%。在此之前没有执行精确的 AD 转换,即使数字电路可以完成这些。

### 6.3.3 编程约束

高级语言或汇编语言?

需要量化由所给子程序的时间产生的一个问题是,必须知道实际使用了多少条指令。已经知道的情况下,就要面临减少整个时间。这就让你进行选择:使用高级语言(如 C 语言)还是使用微控制器自己的编码(汇编语言)?

由于高级语言在软件设计资源上是很有效的,所以广泛使用高级语言编程——代码可以快速地产生、重用,而且可移植,用高级语言同样的代码可以被编译成不同的机器语言。这些优点体现在价格上,实时环境下对于快速响应,编码没有必要优化。编译器将可以提供执行的实际时间,但不是以最快的方式执行必要的代码。对于那些程序(特别是实时中断程序)必须尽可能采用最短的执行时间,最好是用手写代码,在必要的地方采取一些捷径。面对好的软件工程经验这个方法更快一些,同时为了维护,汇编代码段必须特别具有很好的文档文件。

## 6.4 微处理器的“看门狗”和监控

微处理器和微控制器是特别通用的器件。它们可以被用于实际的任何控制、处理或数据采集任务。但是如果达到可靠和恰当的功能,它们就不是完全独立的了:像孩子一样,需要关心和照顾及偶尔的纠正。

### 6.4.1 破坏的威胁

微处理器是个状态机。可预测地从一个状态变到另一个状态,它的操作完全由程序计数器和程序存储器的内容来控制。只要这些不被错误解释,它就会正确地执行程序,假设软件已被全部测试过,那么就从不偏离操作的规定。如果已采用了以前的数字电路的设计原则,数据就不应该被误译。

尽管在现实世界,有破坏数据的方法。这是当外部电磁影响被耦合在信号、时钟或电源线上时,破坏存储程序的数据传输(参见图 6.28)最常见的威胁来自由于附近的静电放电或被耦合进电源线或信号电缆的、小于微秒的瞬变,但是很强的连续的或脉冲的无线电频率场可能也有同样的影响。几乎所有的微处理器电路都以超过 1 MHz 的时钟频率和数据速率工作,一些会更高。可能只需破坏一个数据位就可以使程序出轨,这可以在一小部分微秒持续时间瞬间完成。

第 8 章涉及到使这种破坏性的干扰最小的电路技术,这些技术大大有利于“坚固”微处

理器电路,以防止破坏。但是它们不能消除风险。数据传输中的易受破坏的点,在同样的时间和印制电路板的三维空间,一个足够高幅度的瞬变同时发生,这完全是一个统计事件。保证基于微处理器产品的可靠性的最有效的方式是,承认程序偶尔会被破坏,同时提供一个手段,利用这个手段程序流程可以被自动恢复,最好是对用户透明。这就是微处理器“看门狗”(watchdog)的作用。




图 6.28 影响数据传输的瞬变

#### 电源线的监督

当微处理器操作可能出错的另一个明显的时期是在电源转换期间。所有的微处理器的特性都具有稳定的电源线,通常为  $3.0 \sim 3.6\text{ V}$  或  $4.75 \sim 5.25\text{ V}$ , 尽管一些处理器允许更宽一些的范围。他们不保证低于规定的最小电压的情况,所以当电源范围超出或压缩时,它们的操作是一个未知数。通常,接通电源的情况已通过延迟释放处理器的 RESET 输入进行了处理。看起来好像,如果电源已经关闭,就不关心微处理器做什么了,但是非易失性存储器和实时时钟的引入,问题就变得非常复杂了。这些应该对供电周期的数据提供安全性的保证,所以微处理器必须在非正常的电源条件下被有效地防止破坏。

这些考虑导致了电源线监控技术的发展,包括加电和掉电复位,电源线检测,写保护及非易失存储器的备份电源。这些内容会在 7.3.4 节和 7.3.5 节中与电源相关的内容会有所接触;这里我们只讨论在处理器中的应用。

#### 6.4.2 “看门狗”的设计

市场上的一些微处理器包含嵌入式的“看门狗”器件,它采用非法操作码的陷门,或一个定时器通过存取专门的寄存器地址重复复位。这些在单片微处理器,如 Motorola 68HC11 中更常见。这是 IC 设计者倾听用户意见的一个优秀例子,因为早期的微处理器没有看门狗监管,电路设计人员不得不学会用困难的方式来满足需要。

如果选择具有板上看门狗的微处理器,就要毫不犹豫地使用它。它会更接近处理器的特性和要求。

## 基本操作

瞬变破坏最严重的结果就是处理器程序计数器或地址寄存器发生混乱，以至于用无效的指令开始中断数据或清空存储器。导致处理器进入无穷的循环，要么不工作，要么执行几条无意义的指令。如果堆栈寄存器或存储器被破坏，也会发生同样的效果。无论哪种情况，处理器都会表现紊乱的“动态停止”状态。

看门狗通过要求处理器有规律地执行一个特别的简单操作，可以防止不测发生，不考虑它正在做什么，违者就进行复位。看门狗实际上是一个定时器，它的输出被连到 RESET 输入，本身被处理器执行的操作不断地重复触发，通常写到一个空余的输出端口。这个操作在图 6.29 用图表示出来。




图 6.29 看门狗的工作

## 暂停周期

如果定时器大于暂停周期的时间内没有接收到来自输出端口一个“反冲”，那么输出就变低（“狗叫”），使微处理器强行进入复位。很显然，暂停周期是一个重要的系统参数。它必须足够长，使得使用的端口不要求处理器中断时间严格的任务，同时处理器脱离复位时，有时间开始服务程序（否则它会不停地叫，系统不再正常重启）。另一方面，它不必太长，以至于设备的工作可能在危险的阶段被破坏。没有一个暂停周期适合所有的应用，但是通常它在 10 ms 和 1 s 之间。

## 硬件定时器

看门狗电路的可靠性必须超过电路其余部分的可靠性，所以它越简单越好。标准的定时器 IC 如 555 或它的后续产品是足够的。然而，555 的暂停周期由 RC 时间常数来设定，这除了需要额外的分立元件外，带来了不可接受的较大误差的变化范围。数字分频器如 CMOS 4060B 被提供高频时钟同时由报告脉冲周期地复位，可能是一个更具吸引力的选择，因为不需要其他的元件。在出现瞬变干扰面前，时钟必须保证可靠性，但是这样的时钟已经有了，或可以从 50/60 Hz 的交流输入中获得。

数字分频器方法的其他的优点是，在缺乏重复触发时它的输出是一脉冲流，而不是一个冲击。这样，如果微处理器在第一个脉冲之后没有被复位，或它可以重新触发看门狗之前，更可能被另一个突发的干扰造成错误，那么看门狗将继续叫，直到它成功(参见图 6.30)。这比只叫一次就闭嘴的单稳态看门狗更可靠。



图 6.30 不稳定看门狗的使用

决不应使用可编程的定时器来实现看门狗的作用，然而吸引人之处在于它可能根据元件计数。很可能瞬间地破坏可能导致定时器被错误编程，因此看门狗完全不叫了。

#### 与微处理器的连接

如图 6.29 所示，看门狗的输出  $\bar{Q}$  通过开机复位(POR)信号直接与  $\overline{\text{RESET}}$  相连。在一些情况下，为了保证在微处理器加电时的复位脉冲的宽度，它将是可能的且更利于从 POR 信号触发定时器的输出。

使用 **RESET** 输入且不是进入微处理器的其他信号是必要的，如中断，甚至一个不可屏蔽的信号。当看门狗叫时，处理器可能处在任何可能的状态，它必须回到完全的特征状态。可以保证正常重启的惟一状态是 **RESET**。

#### 重复触发脉冲的来源

同样重要的是当微处理器紊乱时，它不能继续冲击看门狗。至少要求与定时器的重复触发输入交流耦合，如图 6.29 内所示的 R-C-D 网络。这样保证只有一个边沿重触发看门狗，防止输出从保持定时器截止时始终为高或低。用重复触发输入的边沿而不是电平敏感的定时器可以达到同样的效果。

采用与交流耦合有关的可编程端口输出因两个原因有吸引力。需要两个独立的指令进行置位和清除，使它不像是被处理器执行无尽的循环栓住；这与使用地址解码器在获取给定的地址处产生一个脉冲的设计正相反，它的经验是整个地址空间内对非控制的处理器突变很敏感。其次，如果可编程接口器件本身被破坏了，但是处理器仍继续正常操作，那么尽管处理器试图写数据给端口，重复触发脉冲可能停止。接着的复位将保证端口被重新初始化。另一方面，应该确信你选择的输出不能被破坏和重新编程，从而产生一个方波！



用软件产生重复触发脉冲

如果可能, 应该从两个不同的软件模块中产生输出脉冲。应在一个模块内产生高边沿脉冲, 也许被标记为 `kick_watchdog_high`, 在另一个模块内产生低边沿脉冲, 被标记为 `kick_watchdog_low` (参见图 6.31)。采用上述的端口输出, 两个边沿保持看门狗延迟是必要的。这使伪造的软件循环产生有效的重复触发脉冲的机会为最小。至少不应只在代码的一个地方产生一个边沿; 如果采用实时的“滴答”中断, 这通常放在中断服务程序的入口处, 同时另一个被放在后台服务模块中。这也增加了防护的有利条件, 防止中断被偶然地屏蔽掉。

在软件中设置看门狗重复触发脉冲是看门狗设计中最重要的一部分。一方面, 不同模块中对脉冲产生程序太多的请求降低了看门狗的安全性和有效性; 但是另一方面, 任何特殊的应用软件都有执行次数, 它变化或在不同的次数使用不同的模块, 所以那些脉冲必须从不同的地方产生。两个经常的关键点是在初始化和往非易失性 (EEPROM) 存储器写数据时。这些过程可能花费几十微秒。分析重复触发脉冲最适宜的放置, 保证在所有正确工作条件下, 它们在暂停周期内产生, 这不是一个小任务。




图 6.31 用软件产生看门狗重复触发

### 测试看门狗

这根本就不简单, 因为整个电路设计的其余部分都专注于确定看门狗不再叫。在软件中创造人工条件是无法令人满意的。多数目的适当程序是使设备受重复的瞬态脉冲支配, 有足够的电平按计划地破坏处理器工作, 如果必要使用专用的“削弱”硬件。小心不要使尖峰脉冲过大, 或者可以停止破坏几个好的原型。构建一个足够大的基于统计的事件以有机会覆盖所有的工作条件, 在每个处理器已经被正确复位和已恢复正常后进行检测 (对于初级技术人员, 这是一项好任务)。看门狗输出上的 LED 用来检测它的叫声。当应用冲击脉冲

时，特别注意发生的情况，所以处理器再次被冲击就像它从最后一次恢复一样。这是易受攻击的条件，但遗憾的是，实际中这是经常发生的事。

和测试看门狗的可靠性一样，记住包含一个禁用连接，使得可以测试新版软件。

### 6.4.3 监控设计

加电复位的传统方法是在电源线上的简单  $RC$  网络[参见图 6.32(a)]。这个电路在给定的时间内延迟了  $\overline{\text{RESET}}$  输入引脚的电压升高，延迟的时间足够长，满足微处理器要求的启动时间。这里用虚线表示的二极管，在万一有短的  $V_{CC}$  中断时，用来使电容迅速放电。甚至当电容不能快速放电以使  $\overline{\text{RESET}}$  输入低于它规定的阈值时，电路对中断或几个毫秒的下降很敏感。这也取决于  $V_{CC}$  上升的最小速率，不可能在所有的环境中达到，对于即将发生的电源故障没有及早地警告。这种简单的方法适合消费产品和小装置应用，在这些东西上，处理器的不可靠性只是不太方便罢了。




图 6.32 微处理器复位电路

图 6.32(b) 的欠压检测进行了一个改进，这里的  $\overline{\text{RESET}}$  电容始终保持低电平，直到稳压器的输入电压为了稳态输出已达到一个足够高的值。此处由  $R1$  和  $R2$  来决定。任何瞬间的欠压将引起比较器使电容快速放电，产生复位，一旦电源故障，微处理器也将被强制复位。这样仍未提供电源故障的及早警告，为此，需要图 6.32(c) 中的另一个比较器。

#### 低压和电源故障监控

当达到满足稳态输出的最小稳压输入电压  $V_{in}$  时，比较器 A 打开，触发单稳多谐振荡器来产生规定长度的复位脉冲。比较器 B 在  $V_{in}$  高电平开启，但仍低于最小工作电平。这样当

电源故障时,  $V_{in}$  下降, 首先比较器 B 开启, 然后是比较器 A。比较器 B 在微处理器设置了一个非屏蔽中断 (NMI), 引出电源故障的内部处理功能。这些在比较器 A 变化前必须完成, 引起复位, 使处理器完全停止。

这种电路的特别的危险是受到“电压降低”的威胁, 在通常环境下这个电路是有效的。如果输入电压只是下降, 但是没有消失,  $V_{in}$  上的波动将产生一系列未启动 RESET 线的电源故障脉冲 (参见图 6.33)。这样软件不必假设电源故障信号是自动跟在复位后出现的, 必须从一系列电源故障无法预计线路频率宽度的中断中平稳地恢复。另一方面, 电源故障信号可被与复位信号一样的单稳态电路缓冲。




图 6.33 电压降低的影响

图 6.32(c) 的电路可以用标准的模拟集成电路很容易地构建出来, 尽管需要检测低电压时比较器可否稳定工作。通常典型的 LM339 型被规定低于 2 V 就足够了, 尽管共模输入范围在此处变为零。然而, 它们和它们的分立相关元件用尽了板上的空间, 可能更喜欢用现在市场上的专用器件 (比较 7.3.4 节的解释)。

#### 非易失性存储器的保护

非易失性元件:——EEPROM, 具有后备电源的 CMOS RAM 和实时时钟, 当电源电压不稳定时, 硬件里必须禁止对非易失性元件的无意写操作。在这些条件下, 不能保证微处理器写控制线的特性, 在软件里不能采取任何预防措施。标准的做法是用取自图 6.32(c) 中的比较器 A 的“低电平线”信号来选通非易失性元件写使能或片选信号线。这保证当低电平线有效时没有进入的可能。采用这个方法的复杂之处在于 (CMOS) 门的封装必须由非易失性元件的后备电源来供电。但是这些门电路的输入取自主电路。如果当电源关闭时, 由于可能是一些电源设计的原因, 这些输入不完全放电, 那么它们可能被无意识地保持在 CMOS 门阈值范围内, 可能导致电源通过集成电路门从后备电源的上限快速耗尽 (“快速”是个相对的词——可能使后备电源在几个月而不是几年内放电, 在原型测试中不会注意)。尽管这些线很可能很快降为零, 但是相似的影响可能发生在 RAM 本身的数据/地址线上。在薄弱线上的下拉 (不是上拉) 电阻解决了这个问题 (参见图 6.34)。

下拉电阻的最小值根据输出驱动电路的电流源的能力设定。在这个接口或另一个数据总线上使用上拉电阻的问题是, 它产生了一个寄生电流路径, 从后备电源, 穿过总线驱动电路的输入/输出保护二极管回到主电源, 当主电源关闭时, 再次使后备电源放电 (参见图 6.35)。




图 6.34 非易失性存储器和后备电源




图 6.35 穿过上拉电阻的寄生电流路径

差分  $V_{CC}$

同样关于后备电源, 另一个缺陷是图 6.34 电路中 RAM 的  $V_{CC}$  是低于工作的一个二极管的电压降 (如果采用肖特基二极管使其最小, 就要以高温反向漏电流为代价, 因此减少了后备时间)。CMOS RAM, 特别是早期的类型, 当微处理器地址/数据总线的输入信号超过  $V_{CC}$  引脚 0.3 V 时, 器件很可能被锁住或不正常工作。你可能会找一些没有这个问题的源器件, 但是必须保证最终穿过输入保护二极管到后备电源的电流是受驱动电路输出阻抗的安全限制的。另一方面, 不忍受这个电压差, 可以采用有效的切换, 如由低电平信号连接的 MOS 晶体管来提供。

如果需要与非易失性存储器同样的实时时钟, 后备电源是很必要的。计算备份时间是很困难的, 因为两个电池的存储能量, 更重要的, 通过 CMOS 元件和隔离器件的漏电流很大程度上取决于温度; 如果不得不规定备份时间, 最好只提供室温的值。如果不需要实时时钟, 采用 EEPROM 非易失性存储器存储, 节省所有的附加电路和不得不使用电池的成本。

## 6.5 软件保护技术

在软件中采取一些防止不希望的模拟影响的预防措施, 这里主要关注这个问题。下面总结的所有技术可被描述为“防御性编程”: 承认数据破坏的可能性, 防止它们的不利影响。

### 6.5.1 输入数据有效和平衡

通常，会事先知道可接受的输入数据的范围。比如，热耦元件不会产生大于几十毫伏的输出电压；热敏电阻或温度计的铂丝电阻不会有接近零或负的电阻值。如果可以对以数字输入进入软件的数值设置已知的限制，那么就可排除在这些限制之外的那些数据。

如在大多数的控制或监控应用中，当每个传感器输入一串连续的数据流时，对错误数据不采取措施的是个问题。由于错误数据最可能的原因是噪声突发或瞬变引起的，数据流中的连续数据可能会被纠正，忽略坏的部分，无任何丢失。数据记录应用可能要求标记坏数据块而不是仅忽略它们。

如果已知道对数据的最大变换速率的限制，就可以扩展这项技术。那么可以忽略超过这个限制的输入，尽管它可能仍在这个范围限制内。可能由于突发的噪声。另一方面，数据流上的软件平衡消除过程噪声的波动也帮助去除或减轻了无效数据的影响。

当使用用于错误检测的复杂软件时，要特别小心，你没有留心需要做标记或采取修正措施的真正错误，如传感器故障。软件算法越复杂，就越需要被测试以保证这些不正常的情况被恰当处理。

#### 数字输入

数字输入应采用相似的检测过程。在这种情况下，只需检查两种状态，所以范围检查是不合适的。然而，假设以足够高的速度查询输入端口，比较输入值，直到有两个或三个连续的值一致时才采取措施。这时，处理器会“看不到”与查询时间间隔一致的偶尔的噪声假信号。当然，这意味着，查询的速度必须比规定的最小响应时间快 2~3 倍，从而可能需要一个更快的微处理器，而不是原来看到的那一个。还未听说由于这种不可预料的噪声问题使系统后来被重新设计。在开始就要解决以避免这个问题。

同样的技术直接适用于开关触点的去反弹，如 6.2.2 节所讨论的。软件的去反弹允许省去所有的额外硬件，直接给数字接口提供一个开关输入，如在图 6.15 中。这种方法在键盘用户中很受欢迎。

#### 中断

由于上面同样的原因，最好不依赖边沿敏感的中断输入。这样的中断可由与采用正常信号一样容易的方法在噪声尖峰脉冲中设置。确实，在一些应用中边沿敏感的中断是必要的，但这种情况，应该把它们看做与时钟输入锁存器或触发器同样的方式，在布线和驱动阻抗上格外小心，使噪声的破坏性减为最小。如果在设计实现方案进行选择，那么赞成采用电平敏感的中断输入。



## 6.5.2 数据和存储保护

易失性存储器 (RAM, 区别 ROM 或 EEPROM) 易受各种各样数据破坏的影响。这些改变从由宇宙放射粒子的“软”误差到在严重噪声环境下的无意识的写入。不可能绝对防止这样的破坏,但是在一些情况下可以防范它的影响。

如果把关键的数据放在 RAM 的数据表里,那么每个表要被存储在表内的校验和所保护。校验和检测的方法可在认为中断可以捕捉 RAM 破坏的地方,由后台程序自动运行,可以对错误做标记或按要求产生软件复位。只要每次数据表修正时重新计算校验和, RAM 数据的绝对值就不必知道了。谨防诊断程序没有被真正的数据表中中断或反之亦然,否则错误会从此开始出现!当然,实际进入表的数据分离是一个关键的系统设计决定的,因为它将影响整个系统的坚固性。

### 数据通信

已有许多文献介绍了关于数据通信的主题了。用统计预测的方式,长距离的数据通信易被破坏,已花费了很大的努力来开发防止破坏的技术。这些技术,从单个字节的简单奇偶校验到复杂的大数据块上的检错和纠错算法。这里不进行这些方法的介绍。在 6.2.6 节的标准里提到的一些协议包含这些算法。这里所要说的是当产品采用长距离数据通信时,软件应包括一些保证接收数据可靠的误差检测形式。

### 未使用的程序存储空间

在看门狗部分谈到的威胁之一是由于程序计数器的破坏导致微处理器有可能进入未使用的存储器空间。如果是这样,它将中断发现作为程序指令的数据。在这样的环境下,如果这个事件有一个可预见的结果,那么它就会有用。

以通常的经验,只要总线上有个无源的上拉电阻,进入不存在地址的总线就返回数据 #FF<sub>H</sub>。对此什么都不用做。然而,不可编程的 ROM 也返回 #FF<sub>H</sub>,而且这也可能被改变。好的方法就是把所有未用的 #FF<sub>H</sub> 地址都转换为处理器的一字节 NOP(空操作)指令(参见图 6.36)。ROM 内的最后几个位置可以用 JMP RESET 指令编程。那么如果处理器被破坏且进入未用的存储空间,发现一串 NOP 指令,就执行它们(安全地),直到到达重启点处的 JMP RESET 指令。

因为处理器可被破坏进入到一个随机地址,所以这项技术的效力取决于整个可能的存储空间容纳了多少 NOP。如果处理器进入一条空总线,它的动作将取决于 #FF<sub>H</sub> 处指令的意思。大容量的 ROM 和 EPROM 相对廉价,意味着你可以考虑采用它们,甚至如果程序需要的空间很小,也要考虑充满 ROM 的全部存储空间。




图 6.36 用 NOP 指令保护未使用的程序存储空间

### 6.5.3 重新初始化

和 RAM 数据一样,必须记住要防止诸如 I/O 端口或 UART 的可编程器件建立条件的破坏。许多程序员似乎假定,一旦内部器件控制的寄存器已被建立(通常在初始化程序中),它将永远保持这种形式。这是一个危险的假设。经验表明,尽管控制寄存器不直接与外部总线连接,但是由于干扰,寄存器的内容可以改变。这可能对处理器的影响不明显:比如,如果输出端口作为输入重新被编程,处理器会无视它的无效,仍就往里写数据。

最安全的过程就是周期地对所有关键的寄存器重新初始化,也许用主要的空闲程序。当然,定时器不能用这个方式来保护。连续的重新初始化之间的周期取决于软件容忍坏寄存器的时间相比于软件重新初始化引起的额外开销有多长。

## 第 7 章 电 源

电源在任何电子产品中都是非常重要却又常常被忽视的部件。它是来自外界噪声、变量以及不明功率源与理想的具有明确要求的内部电路之间的接口。基于本章讨论的目的，假设所讨论的电源均为常规的交流市电电源。也可以选其他电源，例如低压直流，或 400 Hz, 48 V 的标准航空电源。本章最后会单独讨论电池。

### 7.1 概要

两种普通电源（线性电源和开关电源）的原理性方框图如图 7.1 所示。




图 7.1 电源方框图

#### 7.1.1 线性电源

线性电源的组成模块对所有情况都是相同的，并可描述如下：

- 输入电路：调整输入电源并保护电源电路，一般包括电压选择器、保险、开关、滤波和瞬态干扰抑制器。
- 变压器：将输出电路与交流输入隔离，并将电压降低或提升到所需的电压值。
- 整流器和保持器：将变压器的交流电压转换为直流，抑制直流中的交流纹波分量并且当输入中断时确定输出的保持时间。
- 调节器：输入和负载波动时，能稳定输出电压。
- 监控管理：保护输出端过电压和过电流，并向其他电路发出信号表明电源的状态，在简单电路中常省略掉。

### 7.1.2 开关电源

隔离式开关电源的优点是省略了 50 Hz 的市电变压器，并用一个工作在高频，一般为 30 ~ 300 kHz 的开关电路来代替。这样极大地减小了电源的重量和体积。它的结构与线性电源稍有不同。输入电路作用相同，但是需要一个要求较高的滤波电路，输入电路之后紧接着就是必须能在整个线电压范围内工作的整流器和保持器。整流器和保持器的输出输入到开关单元，开关单元在某一确定的频率下将高压直流电降到所需的电压。

在这里，变压器的作用与线性电源中的变压器相同，但它的输入是高频方波而不是低频正弦波。次级输出单元只用较小的存储电容即可。因其输入为高频，电压的调节是通过输出端的反馈来控制开关的占空比实现的；反馈回路必须独立才能保证输出电路与输入电路的完全隔离。若需要监控功能，则可以把它和调节电路结合起来。

### 7.1.3 技术说明

使用电源时，技术和商业方面的参数可以加到说明书清单中。清单可能如下：

- 输入参数：最小和最大电压
  - 最大允许输入电流,浪涌和连续电流
  - 交流电源的频率范围、允许的波形失真和产生的干扰
- 效率：在整个负载范围内和边界条件下输出功率与输入功率之比
- 输出参数：最小和最大电压
  - 最小和最大负载电流
  - 最大允许纹波和噪声
  - 负载和边界管理
  - 瞬态响应
- 特殊条件：输出过载时的工作状态
  - 瞬时输入条件下,例如尖峰、浪涌、急降、中断时的工作状态

开关闭合与打开时的性能：软启动、休眠中断

- 机械参数：尺寸和重量

温度和环境要求

输入和输出连接器

屏蔽

- 安全操作要求

- 价格和可用性要求

#### 7.1.4 是购买成品还是手工自制

电源设计的第一个原则就是：如果能买到成品就不要自己设计。有许多专业的电源制造商，他们非常愿意把他们的标准元件卖给你，即使没有符合要求的产品，他们也会按照顾客的要求专门设计生产。

使用标准件的优点是可以节省大量的设计和测试时间，而且使用的资源在日程紧张的小公司中也不可能得到。这些优点也可以扩展到产品——购买完整的测试过的部件。当然，供应商也应该能够提供符合安全和电磁兼容要求的部件。这样会给你带来实实在在的潜在利益。

##### 成本

用标准件最大的缺点是部件的成本。尽管可能比自行设计和制造的电源成本高，但也不完全是。毕竟，供应商要有利润。是否经济划算与最终制造的产品数量有很大关系：标准件的用量越小，购买成品就越便宜，用量越大，自行制造的成本可能就越低。有时标准件可能不完全满足要求，但常常通过适当地改进电路设计从而改变电路的要求以适应电源特性。例如，大量标准电源提供的电压为 **3.3 V** 或 **5 V** (用于逻辑电路) 和 **±12 V** 或 **15 V** (用于模拟电路和电路接口)。如果能根据这些电压设计电路，事情就简单了。

为便于选用现有单输出的标准电源，图 7.2 给出了标准件的成本——功率曲线图。一般在编制预算时，**50~200 W** 的电源，每瓦按 1 英镑计算。线性电源和开关电源的差别很小。假设已决定自己制造，下一节将从设计的角度讨论规格参数。

## 7.2 输入和输出参数

### 7.2.1 电压

欧洲大陆和英国一般使用 **230 V** 的交流电，美国使用 **115 V** 交流电，其他各国稍有不同。电源电压的变化范围一般为 **±10%**，或有时为 **+10% ~ -15%**。在英国，供电管理部门必须保持在用户的入户点处的电压波动范围在 **±6%** 以内，以便对局部负载给予限制。如果英国



和欧洲大陆采用这种误差标准，则输入电压的波动范围就是 207 ~ 253 V 或 195 ~ 253 V。电源电路必须能有效地适应和处理这种波动情况。




图 7.2 标准电源的价格 - 功率图

对于线性电源，同时满足可能低于 100 V 的美国电源电压和欧洲电压是非常困难的，但设计一个一般的开关电源就可能满足这种电压要求（参见 7.2.5 节最后的内容）。以前是用具有可分段式初级线圈的电源变压器（参见图 7.3）来解决这个问题。两个分开的初级线圈通过精心设计安装的电压选择开关控制，可以串联，也可以并联。其缺点是开关太精密，用户不知如何处理，或质量不合格，或用户误操作。在英国可能问题不大，但如果将设置成 115 V 的变压器接到 230 V 电源上，至少要烧掉保险丝，更严重的会损坏器件。因此，最好用普通的开关电源。




图 7.3 初级线圈分段式变压器的绕组

## 7.2.2 电流

输入的最大连续电流要根据输出负载和电路的转换效率确定。这个参数决定了输入电路各元器件，尤其是保险丝的额定值。必须确定输出过载时，输入电路的保险丝是否需要断

开,或者其他保护方式起作用,比如输出限流。如果输入保险必须断开,则需要清楚了解在输入电压的整个范围内输入电流的特点。可能满负载时的最大电流与保险烧断的最小过载电流差别很小,而选不到合适的保险丝,一般期望的熔断电流与最大工作电流保持 2:1 的比例。当出现故障时输入保险只能保护输入电路。因此,必要时可增加次级电路的保护措施。

### 7.2.3 保险丝

有必要对保险丝的性能做一下解释。保险丝生产商制订的主要特性如下:

- 额定电流  $I_N$ : 它是使用时用来描述保险丝特性的值,并标在保险丝上。对 IEC 60127 标准的保险丝,它是保障能连续承载且不熔断的最大电流,也不会达到太高温度,一般为保险丝最大熔断电流的 60%,对美国 UL-198-G 标准的保险丝,它是最小熔断电流的 85%~90%,因此,在额定电流下,保险丝的温度较高,保险丝恰好能达到熔点时的电流是最小熔断电流。
- 时间-电流特性: 预熔断时间 (pre-arcing time) 是从加上大于最小熔断电流到开始产生电弧的时间,该时间与保险丝承受的过电流大小有关,制造商一般会提供时间-电流特性曲线,该曲线中的保险丝承受电流对额定电流进行了归一化,如图 7.4 所示。该特性有几种不同种类:

FF 非常快速反应型

F:快速反应型

M:中等延迟型

T:延迟型(或叫抗浪涌型,慢速反应型)

TT 长时间延迟型

一般情况下,F 型或 T 型就能满足使用要求,在可能的情况下,最好选用这两种类型,因为这种器件很容易得到。FF 型主要是用于保护半导体电路。

保险丝的总操作时间是预熔断时间和电弧保持时间的总和。一般要切断大于额定电流 10 倍以上的大电流时,电弧保持时间必须要加以考虑。

能熔断保险丝的短时浪涌所需要的能量由  $I^2t$  决定。如果应用中存在脉冲或浪涌,应该查阅保险丝的额定  $I^2t$  值。一般情况下,脉冲的  $I^2t$  值要小于保险丝的  $I^2t$  额定值的 50%~80%,保险丝才能保证不被熔断。

- 阻断容量: 阻断容量是在额定电压下,保险熔断所需的最大电流。保险丝的额定电压应该超过系统的最大电压。要选择恰当的阻断容量,必须要知道被保护电路的最大预期切断电流。在接市电的电子产品中,该电流一般要根据电源之前的第一个保险丝的特性确定。圆柱形保险丝分为两种,一种为高阻断电流保险丝,这种保险丝中填

充沙子来灭弧，其阻断电流为 1000 A。另一种为低阻断电流保险丝，内部无填充物，阻断电流为几十安或更小。




图 7.4 保险的典型时间 - 电流曲线

#### 7.2.4 开关闭合浪涌电流或瞬间起峰电流

最大持续电流通常小于开关闭合时的输入电流，市电变压器有一个缺点，即电源刚刚作用到电路上时，它具有较低的阻抗。当电压作用到初级线圈上这一时刻，初级电流只由电源电阻、初级线圈电阻和漏电感决定。

对环形铁心变压器，当市电电压在周期的正峰中间点开始作用电路上时（参见图 7.5），其作用结果非常值得重视。一般市电电源的内阻极小，所以电流只是由保险丝和变压器初级线圈的内阻决定的。环形铁心变压器的效率特别高，并且可以稍微扭转一点方向以使其串联电阻和漏电感变低；浪涌电流可达到正常工作电流的十几倍。在这种情况下，保险丝常常会熔断<sup>①</sup>。实际的浪涌电流值与开关闭合时波形所处的位置有关，而且是随机的。如果该位置恰好在过零电压值附近，则浪涌电流很小或为零。因此如果不进行完全测试，该问题可以忽略。

①所有变压器都有这种现象，但环形铁心变压器更为严重。

该电流的另一个部分是由于电源存储电容未充电时,其阻抗很小,因此会造成次级线圈过电流。这是构成浪涌电流的另一个分量。同样,对隔离式开关电源,因存储电容器直接由市电调节器充电,因此也要考虑瞬时起峰电流。为保护输入部件,可能需要增加非常复杂的“软启动”电路。

可以用几种方法解决这个问题,其中一种是采用抗浪涌或延时型保险丝(T型或TT型)。如果瞬时起峰电流持续几十或几百秒,则保险的熔断电流大概是额定电流的两倍,但如果过电流持续几毫秒,则在短时间内可承受额定电流的10倍或20倍的过电流。尽管如此,确定保险的大小也非易事,因为既要在正常使用时不会熔断,又要起到保护作用,尤其是在可能出现浪涌电流和工作电流比值较高的情况下。有一种可复位温控电路切断器有时比保险丝要好,主要是因为它本身对开关闭合的浪涌不敏感。




图 7.5 开关闭合浪涌

#### 限流

更好的办法是使用负温度系数的电热调节器,安装时要与变压器初级线圈和保险丝串联。这种器件具有较高的初始电阻,它可以限制瞬时起峰电流,但在这一过程中会消耗能量,于是温度就会升高。当温度升高时,电阻又会下降。当电阻下降到某一值时,消耗的功率与低电阻平衡。此时,所加电压大部分作用到变压器上,加热时间为1~2s,在此期间初级电流会逐渐增大而不是立即增大。

具有上述特点,特别是用做瞬时起峰电流限制器的负温度系数温度调节器,已经产生出来,也可用于开关电源的输入、电机软启动和白炽灯。尽管自动限流器的概念很有吸引力,但也存在三个重要缺点:

- 因器件在升温状态下工作,所以很难在环境温度等变化比较大的条件下使用
- 正常运行时温度较高,因此,需要通风并远离其他热敏器件
- 冷却时间较长,大约几十秒钟,因此,无法对短时的电源中断提供较好的保护

#### 正温度系数温度调节器限流

处理瞬时起峰电流的另一种方法是用正温度系数温度调节器代替保险丝。其特性为:

假设电流低于某一给定值,则温升可以忽略,器件保持低电阻。当电流大于给定值又小于故障电流时,温度调节器明显加热,于是电阻增大。当电流降到某一值时,电流和电阻达到平衡状态。这种器件对电击不起作用,因此,不能在任何应用中都替代保险丝。但是因其自身对浪涌不敏感,所以能对变压器线圈起到局部保护作用。

更复杂的方法是利用三端双向晶闸管开关元件,恰好在过零点时刻接通交流输入电压,这样,开关闭合时的特性是可预测的,如果将电子开关用到备用控制上也很有意义。同样,对直流输入电源,可以用功率场效应管对电路接通时的电阻进行控制,其他方法还有反极性保护电路和备用开关电路。

## 7.2.5 波形失真和干扰

### 干扰

设备内部能产生电干扰并通过电源端口传输出去,一些国家已对一些产品的干扰制订了规章制度进行管理,并且随着欧洲 EMC 规程的实施,所有电器、电子产品必须强制满足干扰限制。降低这类干扰的一般方法是在市电电源入口处加上一个射频滤波器,但主要还是采用优化设计手段。一般情况下,干扰主要是由开关电源造成的,因为它在开关频率的谐波甚至在高频处都能产生较大的干扰电流。为满足干扰限制条件,就需要安装较大体积的滤波器,从而使开关电源在尺寸和重量方面的优点被抵消掉了。

第 8 章将全面详细地讨论市电输入滤波器。

### 最大电流叠加

负载电路中,有一部分是基于半导体的仪器设备,对供电系统来说,也是越来越值得考虑和重视的问题,因为这种器件造成的负载电流是脉冲电流,而不是正弦电流。为了给电源中的存储电容充电,只有在输入电压的峰值处,电流才流过。对于正弦电流,有效值与平均值的比为 1.11,而对图 7.6 所示波形,该比值就非常大。




图 7.6 电源的整流器或存储器的最大输入电流

最大负载电流  $I_{pk}$  与有效值  $I_{rms}$  之比叫波形因数,由存储电路的输入阻抗决定。阻抗越低,存储电容充电就越快,造成输出电压的纹波也就越小,最大电流  $I_{pk}$  的值也较大。

波形因数的意义是,它影响电源网络的功率处理能力。对于给定正弦电流有效值的网络,若其负载具有较高的波形因数,则网络会有相当大的额外损失。干路的阻抗不可能为



零, 结果使网络在所有峰值处产生额外的电压降, 这就是波形失真, 也就是正弦波的波峰变得平坦, 这是一种谐波失真, 其失真程度与其他负载和网络中元件的敏感度有关。

在大型系统装备中有许多电子电源, 它们有非常大的输入电流且来自同一个电源, 这是产生波形失真的主要原因。在民宅中, 电视机的开关电源是主要的罪魁祸首, 在商业建筑中, 电脑的开关电源, 显示器和带电子镇流器的荧光灯就更严重了。电流最大值总是同时出现并且相互叠加。网络能非常容易地承受部分高波形因数的阻性负载, 如电暖器、白炽灯等。

#### 功率因数校正

为了控制输入电流波形的尖峰, 最好是根据 EMC 规范中欧洲现有的法规以及它的谐波成分来描述波形尖峰。欧标 EN 61000-3-2:2000 对市电输入电流的每个谐波幅度进行了限制, 最高可达到 40 次谐波(对 50 Hz 的市电, 其 40 次谐波的频率为 2 kHz), 但这种限制实质上对输入电流小于 16 A 的所有电器电子设备都适用(尽管除照明设备外, 额定功率小于 75 W 的产品不受限制)。这种限制虽然不是特别难以达到, 但如果不对输入电流进行一些处理, 开关电源绝对不可能达到这种要求。这个处理通常称为功率因数校正(PEC)。

本文中功率因数是实际功率, 即通过电源传输到负载的有关损耗功率与市电的视在功率之比。视在功率即电流有效值与电压有效值的乘积。纯电阻性负载的功率因数为 1, 但因尖峰增加了电流的有效值, 所以具有尖峰状波形的电源的功率因数就可能降为 0.5~0.75。将功率因数校正接近为 1 就要使输入电流的波形与正弦波几乎相同, 这样才能大大减小谐波分量。采用的手段是直接在市电输入处增加一个转换预调节器, 该调节器一般采用升压的结构, 如图 7.7 所示。




图 7.7 功率因数校正

输入整流器向  $C_{IN}$  提供了一个全波整流半正弦电压。虽然该电容较小，不会对 50 Hz 的输入电流产生影响，但在开关频率（一般为 50 ~ 100 kHz）下可以当做存储电容来使用。开关控制器的一个输入就来自于全波整流半正弦电压。控制器的作用就是使电感的电流保持平稳并与这个电压同相。保持电流平稳的方法是根据输入电压的变化调整开关脉冲宽度或频率。整流输出是一直流电压且比电源的最大峰值电压稍高。该电压可作为市电开关电源变压器的理想输入。具有这种输入的开关电源变压器不仅可用做电子器件的电源，当然也适用于任何其他应用。

另外，增加一个开关转换器自然会增加整个电源的成本，同时也会对电源输入端产生较大的干扰。这些缺点都不是特别严重，而且市场上有很多带功率因数校正的电源模块。如果是自行设计电源，有许多制造商供应专门的控制器，例如 L4981A/B, L6561, UC3853-5 和 MC33626/33368 等。从概念上讲，功率因数校正预调节器的另外一个优点是，它能在很宽的输入电压范围内工作。因此，含有这种器件的产品只要一种电源就可以在世界上各个国家使用（参见 7.2.1 节），并且对突降和中断具有可预测和恒定的响应（参见 7.3.2 节）。

### 7.2.6 频率

英国和欧洲的市电频率为 50 Hz  $\pm$  1%，美国的市电频率是 60 Hz。对于必须在另外一种供电标准下工作的设备（例如为欧洲供电标准设计的设备），频率的差别一般不会产生问题，因为能在 50 Hz 频率下正常工作的市电变压器和存储电路在 60 Hz 下也能工作。电源电路在 60 Hz 下对电源电压下降的灵敏度比在 50 Hz 下要小，因为纹波幅度是 50 Hz 下纹波幅度的 83%，且最小电压也将要高一点（参见图 7.8）



图 7.8 纹波电压与频率的关系

市电频率的  $\pm 1\%$  容差有点误导，因为供电部门长期保持着比这更好误差。取消了频率的昼夜不同，这样市电就可以用做时钟的定时电源和其他应用。如果将市电频率用做内部定时频率，并且设备在美国和欧洲都能适用，那么就需要增加某种切换设备。

### 7.2.7 效率

电源模块的效率是它的输出功率除以输入功率，两个量之差是电源内部各种元件的功率损耗。

$$\text{效率 } \eta = P_{\text{out}}/P_{\text{in}} = P_{\text{out}}/(P_{\text{out}} + P_{\text{loss}})$$

因各种损失和静态电流消耗的功率在输入功率的比例较大,所以当负载减小时,效率一般会变低。因此,对效率要求较高时,要根据使用目的情况,不要选用额定负载较大的电源。线性电源的效率随输入电压的不同,变化非常大,高电压时,效率低,因为额外的功率必须在调节器上损耗掉,而开关电源就不存在这样的问题。

一般情况下,电源的效率并不是关心的主要问题,因为虽然低效率的电源在大功率下产生的热量可能造成故障,但也不是一定要最有效地利用现有电能。最为重要的是便携式仪器的电力变换器的效率要高,因为它会直接影响电池的寿命。

如果线性电源的输入电压变化范围不是很小,其效率几乎不会超过 50%,然而开关电源可以很容易达到 70%。如果设计精良则能达到 90%,这使得开关电源在大功率和电池供电的设备中得到更普遍的应用,尽管开关电源非常复杂。

电源的功率损耗

电源中造成损耗的主要元件是:

- 变压器:铁耗和铜耗,铁耗由工作状况和铁心材料决定,铜耗由  $I^2 R$  决定,其中  $R$  是绕组电阻。
- 整流器:二极管正向压降  $V_F$  与工作电流的乘积,输出电压越低,损耗越大。
- 线性调节器:通过串联元件的电压降与工作电流之积,输入电压越高,该损耗越大。
- 开关调节器:由于饱和电压在开关元件中造成的损耗,加上在开关元件中,缓冲元件和电压抑制元件中的换路损耗,与开关频率成正比。

如果将以上各种损耗相加,一般就能对电源的效率做出合理的估算。通过测量仪器可以确定实际数值,但如果结果与估算严重不符,就应该分析查找原因。

## 7.2.8 根据输出推算出输入

在带有串联调节器单元的线性电源中,必须根据最大负载电流和最小输入电压时的最小可工作输出电压进行设计,这是最坏情况,也是确定输入电压下降量的需要。最小直流输入电压等于最小输出电压加上所有的容差和串联元件的电压降:

$$V_{\text{in,dc}} = V_{\text{out(min)}} + V_{\text{tol,reg}} + V_{\text{series,reg}} + V_{\text{series,CS}} \dots$$

其中:  $V_{\text{out(min)}}$  是最小可接受的输出电压  
 $V_{\text{tol,reg}}$  是调节器电压的容差,假设不可调  
 $V_{\text{series,reg}}$  是通过调节器串联元件的电压降  
 $V_{\text{series,CS}}$  是通过电流控制元件(如果安装了)的电压降

以上所有参数均在满负载电流情况下确定。该电压  $V_{m,dc}$  的值就是直流输入电源的最小允许输入电压，或者是经整流和平滑后的交流输入电源的波谷电压。这个电压（最小直流输入电压）与变压器次级电压有关系，如下式所示：

$$V_{tx} = (V_{in,dc} + V_{ripple} + V_D) / 0.92 (V_{ac(nom)} / V_{ac(min)} \cdot 1/\sqrt{2})$$

其中：  $V_{ripple}$  是存储电容的波峰电压

$V_D$  是整流二极管的电压降

$V_{tx}$  是变压器次级电压的有效值

$V_{ac(nom)}$  是指定的变压器输入电压

$V_{ac(min)}$  是线路的最小输入电压

所有参数均为满负载电流条件下的值

0.92 这个数值是对含单电容存储器的全波整流器效率的估计余量。该值可用 O.H.Schade 发布的曲线更精确地求出<sup>①</sup>。因为次级线圈流出的不是正弦电流，所以这个数值出现在波形的峰顶处(参见 7.2.5 节)，这就使问题复杂化了，如果这个值是为电阻负载指定的，额外的凸峰电流值使次级线圈的电压峰值减小。为了回避这种情况，可以提前知道变压器的损耗并考虑额外的阻性压降。如果是准备购买一个定制的元素，可以为给定的电路指定一个变压器并让变压器供应商完成设计工作。变压器次级电流的额定有效值由整流器的结构确定（参见图 7.9）





图 7.9 整流器结构

例如，一个典型的线性调节电路，其提供的电流为 1 A，电压为 5 V ± 5%。



① O.H.Schade, *Analysis of Rectifier Operation*, Proc. IRE, vol 31 1943, pp341-361.

此题中,允许的  $V_{out(min)}$  为  $5\text{ V} - 5\% = 4.75\text{ V}$ 。所用调节器是一个标准的 7805 型,其容差为  $\pm 4\%$ ,因此  $V_{tol,reg}$  为  $5\text{ V} \times 0.04 = 0.2\text{ V}$ ,它在  $1\text{ A}$ ,结温  $25^\circ\text{C}$  (注意温度限制) 环境下确定的最小串联电压降的最大值为  $2.5\text{ V}$ 。要求的最小输入电压为:

$$V_{in,dc} = 4.75 + 0.2 + 2.5 = 7.45\text{ V}$$

如果波峰电压为  $2\text{ V}$ ,桥式整流器中每个二极管的正向压降为  $1\text{ V}$ ,则变压器额定输入为  $240\text{ V}$ ,线路最小输入电压为  $195\text{ V}$  时,次级电压有效值为:

$$V_{\alpha} = [7.45 + 2 + (2 \times 1)] / 0.92 \cdot 240 / 195 \cdot 1/\sqrt{2} = 10.83\text{ V} \text{ (均方根值)}$$

由该例可以看出,要保证给定的输出电压,次级线圈一侧的输入电压要比实际的输出电压大得多。其主要原因之一就是调节器的电压降。这个例子中电压至少下降了 **50%**。随着输出电压提高,电压下降值会按比例减小。使用 PNP 型晶体管作为串联元件的低压降调节器,比如(美国)国家半导体公司的 LM2930 系列调节器因此而得到普遍应用,同时使最小输入电压与输出电压非常接近,例如在汽车应用中。

#### 高输入电压时的功率损耗

由上例也可以清楚看到,存在功率损耗会使效率降低。当输入电压上升到其最大值时,串联元件的损耗最严重。在上例中,假如变压器输入电压为  $264\text{ V}$ ,  $V_{in,dc}$  的平均值上升到  $12.5\text{ V}$ ,那么通过调节器时必须要有  $7.45\text{ V}$  的电压降。因流过的是满负载电流,所以其功率为负载功率的 **1.5 倍**。开关电源的优点是通过调整占空比改变输入电流,当电压增大时会自动减小电流,使总的功率基本保持不变。

### 7.2.9 低负载情况

当输出负载被去掉或大幅降低时,电源的损耗也会下降。除了额定电压接近  $V_{in,dc}$  的元件以外,这种情况几乎对电路中的所有部件都有好处。当低负载和最大的电源输入电压同时出现时,  $V_{in,dc}$  的峰值最大。这里最关键的因数是变压器的调整率,调整率的定义为:


$$\text{调整率} = (V_{sec,unloaded} - V_{sec,loaded}) / V_{sec,loaded}$$

对于较小的或设计不太好的变压器来说,其调整率能超过 **20%**。如果把把这个数据用到上例中的变压器上,那么在最大输入电压时,无负载峰值  $V_{\alpha}$  会升到 **20.2 V**。同时低电流对二极管的正向压降也很小,设为  $0.6\text{ V}$ ,则存储电容上的最大电压约为 **19 V**。这样额定电压为 **16 V** 的普通电解电容也不能满足该电路的要求。对于较高的输出电压,最大输入电压甚至超过了调节器本身的额定电压,这样就必须购买一个预调节器将最大电压控制在可接受范围内。需要注意的是在这个条件下,调节器功耗不是最大值,因为调节器上通过的不是最大的负载电流。



### 调节器的最大损耗

实际上,最大的串联损耗并非一定在满负载电流时出现,因为当电流增大时,串联元件的压降会下降。当直流电源等效串联电阻两端的电压降大于无负载输入电压和输出电压之差的一半时,最大损耗会在小于最大输出电压时出现。图 7.10 的曲线说明了这种情况。



### 最小负载要求

另一个问题是,尤其是带有开关电源的电路,调节器的稳定性无法保证零负载,因此一些入抱怨必须带一个最小负载,如泄放电阻,这说明会有不必要的额外功率消耗。当然,许多电路总是有最小电流,这样最小负载就不成问题。

## 7.2.10 整流器和电容器的选择

整流器和电容器的技术参数要根据相关的浪涌电流和纹波电流来确定。

### 存储电容

根据要求的纹波电压可以很容易确定电容的最小值:

$$C = I_L / V_{\text{ripple}} \cdot t$$

其中:

$I_L$  是直流负载电流

$V_{\text{ripple}}$  是最大纹波电压

对于市电输入,  $t$  比交流输入周期小 2 ms, 对于 50 Hz 全波整流输入,  $t$  为 8 ms, 对于 60 Hz 全波整流输入,  $t$  为 6 ms

根据 Schade 曲线可得出更精确的电容值。许多教材上都有 Schade 曲线,但是记住,存储电容的容差很宽(一般为  $\pm 20\%$ ),且几乎不需要精确值。

如果负载电流超过 1 A, 最好根据纹波电流的额定值来选择电容, 而不用纹波电压。通过本章清楚地看到, 由于在每个周期中, 电容充电的时间短, 因此, 流过调节器电路或电容电路的峰值电流比直流电流大许多倍。纹波电流的有效值比直流负载电流大 2 ~ 3 倍, 额定纹波电流与温度有直接关系, 如果环境温度高, 且要求设备有高度的稳定性, 那么需要进一步精减元件。

例如,负载电流为 2 A,在 100 Hz 频率下允许的纹波电压为 3 V,推荐电容为 5300  $\mu\text{F}$ ,比它大一点的典型电容为 6800  $\mu\text{F}$ ,在 85°C 时额定纹波电流为 2~4 A。额定值大的电容,其体积较大也比较贵,但实际的纹波电流为 4~6 A。为满足要求,或者选用更大的电容(一般为 22 000  $\mu\text{F}$ ),或者将两个小电容并联,或者降低工作温度并使用稍大一点的电容。如果以上三种方法均不采用,则会又一次证明电解电容是电源故障的主要原因。

### 整流器

虽然在全波整流器中排列(参见图 7.9)的二极管仅仅在交流电半周期内导通,但因电流的有效值比直流负载电流高 2~3 倍,所以二极管的额定值至少应为满负载电流,或是其两倍更合适。开关闭合时的浪涌电流可能更高,尤其是在大功率电源中,因存储电容与工作电流之比增加了。在隔离式开关电源中情况更严重,由于没有限制浪涌电流的变压器串联电阻,因此二极管的额定值需要增加到直流平均电流的 5 倍。

最大瞬时浪涌电流为  $V_{\text{max}}/R_s$ ,且电容充电的时间常数  $\tau = C \cdot R_s$ ,其中  $R_s$  是电路的串联电阻。如果时间常数小于交流电源半个周期,同时  $V_{\text{max}}/R_s$  小于二极管的额定值  $I_{\text{FSM}}$ ,保守地讲,浪涌不会损坏二极管。所有二极管制造商都会发布某一时间常数下的额定  $I_{\text{FSM}}$  值,例如平均额定值为 3 A 的 IN5400 系列二极管的  $I_{\text{FSM}}$  为 200 A。由此可见,必须另加一个小的串联电阻对浪涌电流进行限制,或采用大的二极管,或者采用 7.2.4 节讨论的技术。

调节器的峰值反向电压(PIV)的额定值至少要与桥式全波整流电路的交流最大输入电压相等,或者是中间抽头式全波整流电路最大输入电压的两倍。但考虑到线路瞬时情况,应将该值明显增大(50%~100%)。对低电压电路很容易做到,因为 200 V 的二极管几乎不比 50 V 的二极管贵,并且对电源电路一般也不会造成成本增加。对于 240 V 的交流输入电压,即使在输入端增加了瞬时电压抑制器,最小也要将峰值反向电压定为 600 V,最好为 800 V。

### 7.2.11 负载调整率和线路调整率

负载调整率是指当负载从空载到满负载变化时,输出电压的允许变化量。线路(或输入)调整率是指当输入从最大变到最小时,输出电压的允许变化量。假设输入电路在设计时已经考虑了上述情况,使输入电压决不会超出调节器的工作范围,则这些参数将完全是调节器电路自身的一个函数。调节器实质上是一个反馈电路,它将输出电压与参考电压进行比较,所以调整率与两个参数有关:即参考电压的稳定性和反馈误差放大器的增益。如果使用单片集成电路调节器,那么制造商会考虑到这些因素,并将调节器作为数据手册中的一个参数。

### 温度调整率

单片集成的调节器芯片上包含参考电压和其他电路以及串联元件。这说明当串联元件消耗的功率变化时造成的温度变化会影响参考电压。这就引起个别元件长时间的调整,称为温度调整率,其定义为:在确定时间内功耗的变化引起输出端电压的变化。如果芯片设计

质量较好，那么对大多数应用，温度调整率不是主要因素，但在数据手册上很少定义，而且在某些精密应用中，单片集成调节器不适用。

### 负载读出值

任何一个三端调节器都不能在输出端以外的任何地方保持恒定电压。在大型系统中，负载一般离电压模块都有一定距离，所以与负载有关的电压降会出现在负载和电源输出端之间的导线上（参见 1.1.5 节），这直接影响了本可以完成的负载调整率。

解决该问题的方法是：将调节器的反馈回路分开，并将已经相接的另外两个读出端合并，这样就能读出负载处实际的输出电压（参见图 7.11）。附加的一对导线的压降可以忽略，因为它们只传输信号电流。调节调节器输出端电压就能调节读出端的电压。




图 7.11 负载传感器读出

调节器输入端的最小电压必须增大以补偿额外的输出端电压降。最好在输出端与读出端之间安装耦合电阻器（图 7.11 中用虚线表示）以便保证在读出端意外断开或故意断开时能正常工作。这种方法只能对一个点处的远端负载进行调节，当电源为多个不同点处的负载供电时，这种方法就不适用了。

### 7.2.12 纹波和噪声

纹波是在电压输出端出现的，与交流电源频率相同的成份（或更常见的是电源频率的二次谐波）；噪声是输出端上的所有其他交流污染。在线性电源中，纹波是主要因素。当交流电通过存储电容时会产生纹波，经调节电路的抑制将纹波减小（一般为 70~80 dB）。很容易得到有效值小于 1 mV 的纹波。假如调节器没有振荡，高频噪声被存储器和输出电容滤掉而且内部又没有大的噪声源，那么如果没有电源频率的纹波，线性电源就是一个非常“安静”的元件。

### 开关噪声

对开关电源也是一样,其噪声主要是由于输出电压以开关频率出现的尖峰造成的。当快速上升边沿和边沿处的高频振荡输入或通过滤波元件最后到达输出端时就会产生尖峰。典型输出滤波电容的等效串联电阻(ESR)和等效串联电感(ESL)限制了对这些尖峰的削弱能力,而接地线的自电感又限制了接地去耦对高频的作用效果。开关模式输出纹波和噪声一般是额定电压的1%,或是100~200 mV。如果没有其他明显标记,实际上通过比较纹波和噪声的规格特点就能很容易地分辨出线性电源和开关电源。说明书指出的带宽非常重要,因为在开关噪声的高阶谐波处存在相当大的能量,至少要考查到10 MHz频率处。由于遍布在整个带宽范围内的杂散耦合,使噪声常常以共模的方式出现,即在电源和0 V处同时出现,因而难以控制。差模噪声尖峰可通过串联一个铁氧体磁珠,与输出电容并联一个小的陶瓷电容的方法得到极大的抑制。

开关噪声对数字电路没有影响,但如果模拟电路的带宽超过了开关频率,则会给敏感的模拟电路带来麻烦。它会对视频信号产生干扰,使脉冲电路中的时钟出错,使直流放大器中的电压发生变化。这些结果属于电磁兼容(EMC)现象(参见第8章),可通过适当的布局布线使滤波和屏蔽得到改善。但在初级阶段,如果可以选择线性电源,那么将会避免很多麻烦。

### 避免纹波的布板方法

电源输出纹波会因为存储电容周围的错误布线而加强。这是第1章讨论过的共阻抗干扰耦合的一个特例。

在图7.12中,接地端A和接地端B看起来像是等效的。但在这两点间有一电位差 $I_R \cdot R_g$ 其中 $I_R$ 是电容的纹波电流, $R_g$ 是两个地点的公共路径或导线电阻,纹波电流流过这个电阻(纹波电流流过变压器,两个二极管和电容)这个电流只是在交流输入波形的峰值处出现,并给存储电容充电。它的幅度只受到变压器线圈的串联电阻、二极管、电容和导线的共同限制。如果稳态直流供电电流为1 A,则最大纹波电流可能是5 A;这样10 mΩ的 $R_g$ 会造成A、B间50 mV的电压。如果电路的一些部件接到A,另一些接到B,那么在没有增加任何成本的情况下,在设计方案中就引入了几十毫伏的噪声。当最大纹波电流增大时,用增加存储容量的方法来减小噪声,实际上会使事情变得更糟。这个问题很容易找到,方法是用示波器观察输出纹波;如果有脉冲形状,说明是导线问题,如果像锯齿,那么需要进一步滤波。

### 改正存储器的连接方式

这个问题的解决方案和改正设计方法就是将被供电电路中的所有部件的地端接到存储电容的供电侧,这样使纹波电流接地的路径不再与电路中任何其他元件共有(参见图7.13)。这种方法对V+端也适用。这样公共阻抗就是最大限度地减小为电容器的等效串联电阻(ESR)。




图 7.12 存储器的错误连接方式




图 7.13 正确的存储器连接方式

### 7.2.13 瞬态响应

电源的瞬态响应表示了电源对负载电流突然变化的反映速度。它本质上是调节器的反馈回路带宽的函数。当负载变化时，调节器必须保持恒定输出，调节电压的速度由频率响应决定。与带有任何常规运放电路一样，设计者担心的是满负载条件下调节器的稳定性。反映速度非常快的调节器在某些负载条件下似乎不稳定，并且因调节电路中的补偿电容的存在使带宽增大。若带宽增加太大，则瞬态响应受影响。如果在调节器输出端安装一个大电容，也可以达到同样的效果。但这种方法比较勉强，效果也不太好。因为效果主要跟负载有关，为了得到较好的瞬态响应和高频噪声的去耦效果，对于 78XX 系列三端调节器，注意应在输出端有一个小的  $0.1 \mu\text{F}$  的电容。它与输入端为保证稳定性而要求安装的  $0.33 \sim 1 \mu\text{F}$  电容是分离的。




图 7.14 负载瞬态响应



## 开关电源与线性电源

开关电源的瞬态响应比线性电源的瞬态响应差得多，因为反馈路径的带宽比开关频率小得多。一般开关电源的瞬态恢复时间以毫秒计，而线性电源以几十微秒计。

如果电路的负载变化缓慢，则不必考虑电源的瞬态响应。但是当大量负载瞬间接通，例如继电器线圈或一组 LED，而且其他负载对持续时间短的过电压或欠电压敏感，那么瞬态响应就非常重要。

虽然负载的瞬态响应常常最为重要，但是调节器对线路的瞬态变化也会有一个延时响应，并且当把快速变化的直流输入馈入调节器时，情况可能变得非常重要，线路的瞬态响应一般与负载响应属于同一量级。

## 7.3 反常情况

### 7.3.1 输出过载

电源在使用中几乎必然会遇到输出过载的情况。其形式有，螺丝刀滑动造成负载两端直接短路，负载电路中元件失效造成的负载电阻减小和对太多的负载连接时出错，也可能错误地连接到其他电源输出端。过载可能是瞬态的，也可能是持续的。但至少电源应能经受住输出端连续的短路而不损坏。普遍采用的技术是以下两种之一：即限流型和截流型（或减流型）(foldback)电流限制技术。

#### 限流型电流限制技术

输出过载主要威胁到线性电源的串联元件和开关电源的开关元件。无论哪种情况，输出过电流会使器件承受输入所能提供的最大电流，同时承受着输入与输出的电压差，结果使器件的损耗大大超出其安全工作区(SOA)边界(参见图 4.21)，器件相继快速损坏。

限流型电流限制技术是在工作过程中，保证从电源处获得的输出电流限制在一个最大值，这个值恰好在满负载额定值的上边沿。图 7.15 表示了线性电源的这种工作情况。这个简单电路的工作状态很好，但实际的  $I_{sc}$  与 TR2 的  $V_{BE}$  有很大关系，进而与温度有关。因此，解决问题的方法是必须在满负载电流之上留出较大的余量，或者采用更复杂的电路。

因为开关电源要在周期循环的基础上进行限流以便适当地保护开关元件，同时在输出线路上的读出电流也不够强，所以电流限制技术更复杂。现在已经开发出了几种技术来实现这个功能，详细情况请参阅有关开关调节器的设计手册。

#### 截流型电流限制技术

限流型电流限制技术的一个缺点是，为了获得足够大的 SOA(安全工作域)，串联元件必须具有比正常工作电流大很多的集电极电流容量。在调节器正常运行期间，截流型电流限

制技术减小了短路电流，同时在调节器正常工作期间仍然允许满负载输出电流，因而更有效利用了串联元件的 SOA。




图 7.15 直流限制技术

如图 7.16 所示，把直流电路改进后给出了截流电路工作情况。尽管截流电路允许使用较小的串联元件，但有其极限，当截流比率，即  $I_K/I_{SC}$  增大后，要求  $R_{SC}$  值也增大，并且在高的截流比率下需要较高的输入电压。当  $R_{SC}$  为无穷大时，截流比率存在一个绝对的极限。

$$[I_K/I_{SC}]_{max} = 1 + (V_{OUT}/V_{BE(on)})$$

因此，对于低电压调节器，大于 2 或 3 的截流比率无实际意义。




图 7.16 截流型电流限制技术

### 7.3.2 输入瞬态

本节考虑输入电源的尖峰、浪涌和中断。

#### 中断

对于市电电源,电压突然下降(使电灯变暗)和断电长达 **500 ms** 是常有的事。这是因为供电电网的电流浪涌和故障清理造成的。其他电源可能也有这种情况。出现长时间供电中断与所处位置有极大关系。在英国,用户断电时间平均每年长达 **90 分钟**,在架空明线末端的农村用户,断电时间将更长,有多个备用线路的城市用户可能根本看不到这种情况。

显然,电源应该能妥善处理短时中断和电压突降的情况,使负载不受影响。“保持时间”(参见图 7.17)是指当输入掉电后,输出电压保持稳定的时间,它可能在任何时间发生,可能持续几毫秒到几百毫秒。保持时间几乎完全由主存储电容的大小来决定,因为当输入被切断后,它是惟一的能量提供者。线性调节器可以看做是电容放出直流电流的接收器,因此,对于给定的负载和输入电压,很容易计算出保持时间。对于开关型调节器,当输入电压下降时,它会吸收更大的电流,因此,要确定准确的保持时间就要用电流对时间积分的方法求得。工作电压越高,保持时间就越长,因为调节器存储的能量为  $CV^2/2$ 。隔离式开关电源在这方面具有优点,因为其主存储器是在完全的线电压下工作的。




图 7.17 保持时间

采用 7.2.8 节中例题的线性电源参数,计算满负载时且输入电压为 **240 V** 和 **204 V** 时的保持时间是多少?

在  $V_{in,dc}$  处,纹波在 1 A 的电流下是 2 V,因其输入经过了全波整流器,所以周期为 10 ms,说明存储电容为:

$$C = 1 \cdot t / V = 1 \cdot 10 \cdot 10^{-3} / 2 = 5000 \mu F$$

在 240 V 输入下,  $V_{in,dc}$  处在波谷时,  $V_{in,dc}$  值最小为:

$$V_{in,dc(min)} = 14.05 - 2_{ripple} - 2_{diode} = 10.05 \text{ V}$$

已知调节器的最小输出电压为 7.45 V, 则保持时间为:

$$t_h = (10.05 - 7.45) \cdot 5000 \cdot 10^{-6} / 1 = 13 \text{ ms}$$

当输入为 204 V(即 240 V 的 15%)时,  $V_{in,dc}$  的最小值为 7.94 V,所以,保持时间为:

$$t_h = (7.94 - 7.45) \cdot 5000 \cdot 10^{-6} / 1 = 2.5 \text{ ms}$$

保持时间是在额定输入电压下确定的,显然,当电源工作在最小输入电压的情况时,保持时间变得非常小。事实上,7.2.8 节所计算的最小输入电压就是保持时间为零时的电压。它是假设在最坏条件下进行计算的,即电源在纹波底部,电压出现最小值处发生中断。如果保持时间对电路比较重要,则必须确定输入电压应该取何值。

#### 尖峰和浪涌

第 8 章将讨论市电电源和汽车电源中的瞬时过压现象。要尽可能采取一些防护措施,避免传入电源,影响负载电路。对于时间短、能量低但上升速度快的瞬态响应可用下述方法处理,即优化电路的布局布线,将接地电感和寄生耦合减到最小,安装输入滤波器。对于变化慢,但是能量高的瞬态响应就要在电源中不同点上使用瞬态抑制器件并采取过电压保护措施。

### 7.3.3 瞬态抑制器

图 7.18 表示的是线性电源中瞬态抑制器的三个不同位置,每个位置的优缺点总结如下:

- **Z1:** 保护线性电源中的所有元件,使它们免受差模浪涌的作用,但本身会受到电源端最小阻抗的影响。因此要求它的额定功率必须高,能承受最大可能的浪涌,并且其箝位电压与正常工作电压之比很高。实际上,应该能承受高达最大工作电压两倍左右的浪涌电压。
- **Z2:** 瞬态抑制器放在这个位置最合理,它不仅能保护脆弱的整流器,还受变压器阻抗的保护。因此能做成较小的元件,同时箝位电压与正常工作电压之比也比较合适。它对尖峰没有抑制效果。尖峰电压已经被变压器线圈的电容转化为共模。
- **Z3:** 能保护调节器及其后续电路,但不能保护整流器。其位置有点偏后,但它确实能抑制输入的共模尖峰,而前两种做不到。应该按电压的大小不同选择瞬态抑制器,使

其箝位电压恰好小于调节器的最大输入电压。对于较小的浪涌，根据调节器的瞬态响应情况进行控制。




图 7.18 线性电源中的瞬态抑制器

### 7.3.4 过压保护

如果电源驱动电路非常昂贵，且易受过电压的损坏，例如电路中含有一个 100 英镑的微处理器并且承受的电压不能超过 7 V，那么有必要在电源的输出端加一个过电压保护电路。当电路开始使用时就已经节省了额外的设计费。

对于 5 V 的电源，最简单的过电压保护方法是在输出端并联一个 6.2 V 或 6.8 V 的齐纳二极管，参见 4.1.8 节有关二极管选择问题的内容。这种方法不够安全，因为如果过电压是持续的，电源内阻较低（串联元件可能已经失效），则齐纳管就要失效并可能造成开路，此时二极管已经损坏，因而需要有更好的方法解决这个问题。常规的方法是使用“撬棍”过电压保护装置。

这个名字（撬棍，crowbar）来源于一种古老而又著名的方法，即为了保证电路中两个端钮之间无电压，只要把撬棍搭接在两个端钮之间，且假设撬棍能承受无穷大的电流。撬棍后来就发展成为触发晶闸管。晶闸管始终跨接在输出端，有些设计中接在存储器两端，当监控电路检测到过电压时才会被触发，之后始终处于触发状态，使输出电压保持在  $V_H$ ，此状态一直保持到由外部条件切断电流时为止，例如电源复位。尽管触发状态时电流可能很大，但其电压并不高，所以损耗也很低。显然，电源本身也必须受到保护以防止持续的输出短路造成损坏。可以采用的方法有限制电流或安装保险丝或者两种方法结合使用。图 7.19 给出了其工作原理。




图 7.19 过电压保护



### 过压保护电路的要求

晶闸管必须能同时将电源持续的短路电流和存储电容中的能量转移出去，因此必须有较高的单脉冲功率和电流变化率。一些制造商专门为此目的设计了具有这种特性的器件。电流变化率特性有利于保证触发脉冲沿陡峭，以及最小栅极电流余量要求。

监测电路和晶闸管本身必须能避免由极短的瞬变造成误触发，比如某些情况下，由不必要的断电产生的干扰电压可能超过实际的过电压值。有必要对触发脉冲进行一些延时，根据整个系统（电源加上保护装置再加上负载）特点确定延时量，过电压阈值是过电压保护设计工作中最为主要的部分。

### 7.3.5 接通和断开

有些时候，电源接通或断开时电源变化曲线特性对负载非常重要，在输入电源接通时刻，电源线决不会立刻达到正常工作的状态。因为存储器和其他电容元件需要充电，线电压会沿斜线一直上升到预定的电压，并且如果没有采取调节器频率补偿措施，还可能稍微超过额定电压。这种情况对开关电路非常危险，当电压沿斜坡上升时会因开关闭合对电压造成噪声或振荡等干扰，尤其是负载电路中包含微处理器时。为保证安全，应该在电压达到预定的线电压并稳定后再起动电路开始工作，这就要求电源有一个标志性的输出信号，当一切条件具备时就给负载发出一个信号，该输出通常与处理器的复位端相接（在 6.4.3 节中已从微处理器的角度讨论过）。

同样，当电源切断时，微处理器应该能按某种有序方式关机，实现有序关机的最好方法是，一旦检测到电源切断的状态就产生一个断电中断，当电源开始下降时产生低电压报警。中断和报警之间的延时间隔大约与上面谈到的保持时间相等，并且这个延时间隔足以使微处理器完成掉电处理功能。输出要求如图 7.20 所示。




图 7.20 电源监控波形

### PSU 监控电路

低电压监控和断电监控功能、过电压保护监控等所有功能都可以集成到一个电源监控

电路中，市场上有一些这种专门的 IC 芯片，例如 MC3423, ICL7665 和 7673, TL7705 以及 MAX690 等系列。这些芯片基本上是比较器和延时电路的集合体，为了便于使用，将它们集成在一个封装内。非常遗憾的是，虽然型号种类繁多，但是来源不多，而且器件价格要比使用标准比较器(如 LM339)高很多。多数情况下都是用标准元件自行设计监控电路。

典型应用中都要求监控电路含有用于过电压保护直流输出电压的反馈，用于低电压报警的存储电容和用于电源断电检测的低电压交流输入。监控电路的输出接到过电压保护器件和负载电路。切记，要保证监控器在电源电压降得很低时也能稳定工作。




图 7.21 电源监控器线路的配置

## 7.4 机械要求

### 7.4.1 外形尺寸和构造

如果把电源作为仪器中一个主要部件进行设计，一般要根据仪器的整体设计来考虑其机械特性。如果准备购买标准件或自行设计通用模块，则外型构造就很重要。标准产品一般分为以下 4 类：

- 敞开式,底板固定
- 封闭式,底板固定
- 封装式: PCB 板或底板固定
- 架装模块式

无论是线性电源还是开关电源都有这 4 种形式,但在选型上主要考虑的是功率、连接方式和屏蔽要求等因素。

#### 敞开式

这种电源最便宜，它是一个安装在简易金属底板上的印制电路板，底板可起到基本的散热作用。用导线与端钮或板子上的平板接线片相连接，不提供环境保护和屏蔽措施，电源必须封闭在被供电设备内。10 ~ 100 W 的敞开式电源和 250 W 以内的电源模块较常用。

### 封闭式

100 W 以上的具有固定外型的电源更普遍,它提供有效的屏蔽,这对开关电源非常重要,也可以加一个风扇以增加对流冷却效果。这对大功率电源是必须的措施,但是敞开式和集成式电源不可能做到。需要屏蔽的电子设备越贵重,附加的机械部件就越昂贵。它是通过外部的螺钉连接固定的,而且内部电路被保护起来,手和外部物体接触不到内部电路。

### 封装式

封装式电源的最大功率可达 40 W,或通过管脚与 PCB 焊接固定或用螺钉固定在底座上,其最大优点是在设备生产过程中仅仅当做一个元件来处理,也不必为内部电路进行环境保护。电磁干扰的屏蔽部件可当做封装模块的一部分。当功率大于 40 W 时,就需要进行散热。当散热量较大时,封装式电源就产生了是否可靠的问题,如果想用大功率电源,应该查阅具体的关于可靠性的资料。封装式的小功率直流-直流转换器非常普遍。它能在系统内部进行板级合并,从同一个直流输入产生不同的或可调的电源。

### 架装模块式与架装盒

架装模块式处理器设备是在欧洲信用卡读卡器和 DIN-41612 连接器标准的基础上发展起来的,随着它的流行就要求有相应的电源模块能与它共享同一个构架。这种型式的电源从 25~500 W 均可购买到。因空间和热容具有严格限制,所以除最小的以外全部都是开关模式电源,主要用于数字电路。通过配套的插头和固定在框架上的插座相连接。关键是保证所用连接器能承受得住负载电流、没有损耗、适应市电电压要求。DIN-41612 H15 连接器应用广泛,它有一个非常重要的接地管脚,在进行插拔时可保证安全性。

## 7.4.2 散热

为减缓半导体器件老化速度,比如集成 IC 调节器,整流二极管或功率管等,要求其结温保持在安全限度内。结温直接与功耗、热阻和环境温度有关,散热器的作用是在环境与接点间提供尽可能低的热阻——假设环境温度较低。

第 9 章将讨论如何解决散热问题,以及如何计算散热器的大小。可以说电源通常代表了一项设备的主要热源之和。只要大概知道了电源的效率,就能计算出发热量,并进一步设计机械装置以保证有效散热。至少要将所有需要散热的元件放到合适的位置能达到散热目的。电源要放到整个设备当中并能充分地向环境中散热。绝大多数设计都是在外部加一个风扇。

## 7.4.3 安全认可

与“有压元件”相接触会产生电击,因故障会造成过热和燃烧,这些是电源安全性的主要危害。我们将在 9.1 节中讨论安全问题。电源最主要而又被忘掉的功能之一就是确保低电

压电路与高电压输入之间的安全隔离，用户能承受住这个低电压，但承受不了高电压。在电源内部，一般要在与市电相接的所有器件周围留出一定距离以确保安全隔离。例如在变压器初级与次级线圈间留出空隙。当然这样设计就需要更大的空间。可以用绝缘方法压缩空间。

许多国家和国际权威机构都关心安全条款的制订。最主要的有美国的 **UL**，加拿大的 **CSA** 以及 **CENELEC** 安全标准委员会，它们制定欧洲的低电压规程。作为设计者，如果是面向公司应用，可以选择并采用一套特别的条例。如果是面向全世界出口，就必须找到最严格的条例并在整个板子上实施。**EN60950-1 (IEC60950-1)** 是一个最普通的规程，是信息技术设备的安全标准，被大部分成品电源所引用。如果没有引用安全规范，就要小心了。

到安全管理部门对产品进行安全认证非常有必要，也是市场要求。在设备中，采用已获得安全许可的电源对设备的安全认证非常有利。说明书的“设计用于……”和“经过鉴定证明……”含义有差别。前者表示需要付费鉴定，而后者已经过鉴定，不必再进行鉴定。虽然电源的成本增加了，但是节省了一些认证费。

## 7.5 电池

电池主要用于便携设备或用做备用电源。所有电池都是基于两种电化学反应原理之一工作的。在电池中，阴极(负极)和阳极(正极)之间被电解质分开，电化学反应在电解质中进行，这种基本构造形成了一个“电池单元”，电池中包含一个或多个电池单元。由于包含了这种化学材料，电极之间产生了电位差，并能持续放出电流。某一类型电池单元的输出电压是时间、温度、放电历程和充电状态的复杂函数。

电池分为两种，即原电池(不可充电)和蓄电池(可充电)。本节先介绍有关电池设计的知识，然后简单介绍一下各种类型的电池。

### 7.5.1 初期考虑的事项

如果在电路中要用到电池，那么在电路设计和机械设计过程中要尽可能早地选定电池型号。这样就可以考虑到电池的特性并有可能增加性价比，否则就可能会需要一个较大的或更昂贵的电池，或者必须减小设备的规格容量。选定电池后，就可以设计电路，并能充分利用电池的供电电压范围。一些比较便宜的电池能在较宽的范围内供电，端电压达到额定电压的 **60% ~ 70%**，如果设计与电压不匹配，就会增加一些能量损耗。也要确认在工作温度条件下，电池能否提供负载电流。不同的电池差别非常大。可充电电池充电时温度变化比放电时小得多。

如果按规划设计要求，用户可以更换电池，则必须使用标准型号，不仅便宜，有合格证，

而且应用广，寿命长。如果环境条件或能量密度有其特殊要求，就应该选用特殊电池。这种情况下，就必须提供可更换的备用电池或者将仪器设备当做废品扔掉。

#### 电压和容量额定值

不同型号的电池，其开路电压也不同。随着存储能量的消耗，其电压会降低。制造商给每个型号电池都提供放电特性曲线，曲线表明在给定的放电条件下电压随时间的变化情况。需要注意，开路电压可能会超过负载电压的 15%。在使用过程中，有些时间，工作电压明显低于电池的额定电压。

电池的容量用安·时(Ah)或毫安·时(mAh)表示，也可以用归一化形式表示为 C 的数值，它是在给定放电速度下的额定容量，主要用于描述可充电电池。当放电速度快时，电池的容量比 C 值小，例如 15 Ah 的铅酸电池以 15 A(1 C)放电，大约能持续 20 分钟(参见图 7.23)。

电池有三种放电模式，即恒阻、恒流、恒功率模式。对于具有衰减放电特性的电池，例如碱锰电池，恒功率模式能最有效地利用电池的能量，但是也需要最复杂的电压调节系统为实际电路供电。

#### 串联和并联

可以将电池单元串联以升高输出电压，但这种接法降低了整个电池组的可靠性，并且经过长期使用后，尤其最弱的电池单元可能被施加反向电压，增加了泄漏和破裂的可能性，这也正是制造商要求同时更换电池单元的原因。设计中要尽量减小串联电池单元的数量。现在有几种 IC 芯片，它能把电池单元的输出电压提高几倍，且效率高，设计一个开关转换器同时完成升压和调节并不困难。

可以将某些类型电池并联起来增加容量或放电能力，或提高电池组的可靠性。为增加可靠性，需要在每个并联支路上串联一个二极管，可起到对无效电池单元的隔离作用。因为各电池单元之间充电分配不确定，所以不提倡对并联电池单元进行充电。因此最好把并联型式改为特殊装置。

用户可能会把整个电池插反，这会对电路造成威胁。处理方法是或者将某个电极做到电池盒内，或在设备的输入端提供反接保护措施，例如保险丝、串联二极管或专用电路。

#### 机械设计

在选择与电池相接触的材料时要小心处理，以防在潮湿环境中腐蚀。对于原电池，建议采用镀镍钢、奥氏体不锈钢或不锈钢，绝对不能用铜或铜合金。接触部件应具有弹性以补偿电池单元间的空隙。当负载电流很小时采用单点接触就可以了，当负载电流高时，应考虑多点接触，最简单的方法是采用配套的电池盒或固定架。对于安装在 PCB 上的电池，必须在其其他部分做好后再手工焊接电池，并且(使用哪些型号)要与生产部门进行沟通。

处于充电状态的充电电池和过载状态下的所有电池都会产生气体。为了安全起见，电



池应能排出气体。因一些气体是可燃的，所以不要靠近任何可以产生火花或高温的元件。任何时候热和电池都相互排斥，如果电池始终保持低温，则对其寿命和效率都会有利。如果电池经常处于剧烈振动或撞击，电池应该加重并可能需要加固装置和减振器。有机溶剂和黏合剂可能对外壳材料有影响，所以要远离这类物质。

常见原电池的规格如表 7.1 所示。

表 7.1 常见原电池的规格尺寸

名称			尺寸 mm		
IEC(国际电 工委委员会)	ANSI(美国国家 标准化协会)	型号	电压	直径(或 长×宽)	高
碱二氧化锰					
LR03	24A	AAA	1.5	10.5	44.5
LR6	15A	AA	1.5	14.5	50.5
LR14	14A	C	1.5	26.2	50
LR20	13A	D	1.5	34.2	61.5
6LR61	1604A	PP3	9	26.5×17.5	48.5
4LR25X	908A	Lamp	6	67×67	115
4LR25-2	918A	Lamp	6	136.5×73	127
锂二氧化锰—圆柱电池					
CR17345	5018LC	2/3A	3	17	34.5
CR11108	5008LC	1/3N	3	11.6	10.8
2CR11108	1406LC	2×1/3N	6	25.2	13
2CR5	5032LC	2×2/3A	6	17×34	45
CR-P2	5024LC	2×2/3A	6	19.5×35	36
锂二氧化锰—硬币电池					
CR2016	5000LC		3	20	1.6
CR2025	5003LC		3	20	2.5
CR2032	5004LC		3	20	3.2
CR2430	5011LC		3	24.5	3
CR2450	5029LC		3	24.5	5
氧化银纽扣电池					
SR41	1135S0	42	1.55	7.87	3.6
SR43	1133S0	120	1.55	11.56	4.19
SR44	1131S0	165	1.55	11.56	5.58
SR48	1137S0	70	1.55	7.87	5.38
SR54	1138S0	70	1.55	11.56	3.05
SR55	1160S0	40	1.55	11.56	2.21
SR57	1165S0	55	1.55	9.5	2.69
SR59	1163S0	30	1.55	7.9	2.64
SR60	1175S0	18	1.55	6.8	2.15
SR66	1176S0	25	1.55	6.78	2.64

### 存储、保存期和处理

如果存储的环境温度和湿度严格要求控制就能使电池获得最长的保存期。自放电速度总是随着温度的升高而增加。电池的化学原理不同,则存储要求也不同。应避免急剧的周期性温度变化。拧紧进料和出料口以防漏液,保证不使用严重过期的电池,对于充电电池应定期地充满电。

20 世纪 90 年代初期,为保护环境,许多国家开始立法,禁止在电池中使用某些物质,尤其是汞。这样,有效禁止了氧化汞纽扣电池,现在已经找不到这种电池了。欧洲执行原电池和蓄电池条款 (91/157/EEC)。

该条款鼓励回收废旧的镍镉电池,然后进行再利用和销毁,最后减少生活垃圾。实际上,它促进了镍镉电池可充电技术替代品的发展,尤其是镍金属氢化物电池(镍氢电池)和锂电池,尽管镍金属氢化物电池技术先进,但镍镉电池应用仍然很广。电池条款将要修改,可能变化如下:

- 欧盟成员国负责收集和回收利用所有电池,目标是普通电池达到 75%(可保留使用或可充电),工业电池达到 95%。
- 再利用材料不低于所有回收材料的 55%。

英国 1999 年卖掉了 65 400 万个普通电池,但普通可充电电池的再利用率仅为 5%,回收量不足 1%。另一方面,90% 多的汽车电池和 24% 的其他工业电池得到了回收。显然,随处乱扔电池的习惯要改变了。

## 7.5.2 原电池组

原电池,即非充电电池,电池中采用的最普通的化学方法是碱锰氧化物,银氧化物,锌空气(zinc air)和锂二氧化锰。图 7.22 把同一容量锂和碱电池在各种负载条件下的典型放电特性进行了比较。

### 碱二氧化锰电池

这种电池的电解质是高传导率的氢氧化钾溶液,在正常负载下,其工作电压是每个单元为 1.3~0.8 V 标准电压是 1.5 V。室温下最低电压为每单元 0.8 V,最多可达 6 个单元串联,当使用多个单元时,可增加到 0.9 V。碱电池非常适于大电流放电,操作温度为 -30℃~80℃之间,相对湿度较高时,能引起外部腐蚀,应予避免。保存期很长,在 20℃ 环境下,经过 3 年时间,一般仍存有 85% 的能量。其型号多,价格便宜,因此,一般应用中都可以放心使用。

### 氧化银电池

锌-氧化银电池用做纽扣电池,它和旧的,现在已经淘汰的汞电池相比,尺寸和能量密

度相当，它的优点是容量体积比高。工作电压高达 1.5 V，此电压能稳定一段时间，最后减小，能提供间歇性的高脉冲放电电流，低温工作情况良好。在手表和相机上得到广泛应用，室温下保存期为两年。




图 7.22 锂和碱锰原电池带负载放电特性

#### 锌空气电池

这种电池的体积能量密度最高，专用性非常强，不易得到。它是由大气中的氧气激励产生的。能在密闭状态下存储多年，但一旦打开密封则应在两个月内用完。其对环境温度和相对湿度变化范围要求很窄，因此应用受到一些限制。其开路电压为 1.45 V，供电电压一般在 1.1~1.3 V。不能提供持续的大输出电流。

#### 锂电池

有多种电池都使用锂做阳极，只是电解质和复合阴极不同。锂是现有金属中最轻的一种，也是负电子最多的一种元素。它们的共同特点是端电压高，能量密度高，工作温度范围宽，自放电小，进而存储时间长，相对成本高。它们在军事上已经使用了多年。如果使用错误，则某些种类可能非常危险，空运受到限制。锂-二氧化锰电耦已经在很多应用中使用，主要是其电压高，而且安装完后就再不必理会了。这种电池电压可能达到 2.5~3.5 V，脉冲放电速度高（最高达 30 A）。应用最广的或是硬币电池，或是柱状电池。硬币电池主要用于存储器备用电池、手表、计算器和其他小的低功率设备，柱形电池重量轻，容量大，最大达 1.5 Ah。脉冲电流容量大，存储期长，工作温度范围宽。

其他的锂化学电池有：锂亚硫酸氯化物 ( $\text{Li-SOCl}_2$ ) 和锂二氧化硫 ( $\text{Li-SO}_2$ ) 电池。这些电池容量大，脉冲能力大，温度范围宽，但只是用在一些特殊应用中。

### 7.5.3 充电电池组

以前有两种普通充电电池,即铅酸电池和镍镉电池,它们的能量密度与原电池差别非常大,同时又含有重金属,因而受到环保法规的限制。正因为这些原因,从而刺激了其他技术的发展。其中主要是镍金属氢化物  $\text{NiMH}$  和锂离子技术。

#### 铅酸电池

世界上很多人了解和喜爱这种电池,尤其是在寒冷的早晨汽车无法启动时。除了汽车上常见的湿漉漉的电池外,还有带调节阀门的干净电池组和免维护电池。在这种电池中,硫酸溶液存在玻璃容器中,不能充满,电路设计者对这种电池很感兴趣,为避免市电故障,常用来作为备用电源。

这种电池的标称单元电压为  $2\text{ V}$ ,开路电压为  $2.15\text{ V}$ ,最低工作电压为  $1.75\text{ V}$ 。常见的有  $6\text{ V}$  和  $12\text{ V}$  标称电压。外壳尺寸为标准规格。容量从  $1\text{ Ah}$  到  $100\text{ Ah}$  不等。典型的放电特性如图 7.23 所示。 $C$  值是  $\text{Ah}$  的值,一般采用的是 20 个小时的放电速度下得到的容量值(镍镉和镍氢电池采用 5 小时)。环境温度一般为  $-30^{\circ}\text{C} \sim 50^{\circ}\text{C}$ 。在极低温度下,容量会降低为 60%,放电速度也会下降。




图 7.23 密闭铅酸电池的放电特性 [资料来源: Yuasa (虚线表示带负载的最低推荐电压)]

调节阀式的铅酸电池在高达  $40^{\circ}\text{C}$  温度下可存放大约几个月，但如果经过长时间完全放电，则会遭到损坏，而且可能是不可逆的，这是由于硫在铅板上堆积造成的。其自放电率很高，在  $20^{\circ}\text{C}$  时，一般达到每月 3%，而且随温度升高而增加。因此需要给库存中的电池准备充电系统。同理，在组装设备时，要最后安装电池。

虽然超长寿命电池声称可达 15 年，但一般电池在有备用电池交替使用和充电情况下，其寿命为 4~5 年。当电池经常放电时，有许多因素会影响它的寿命，包括温度、放电速度和深度。如果将电池分别反复地按容量的 100% 和 30% 放电，则放电周期均会减小，但前者是后者的 15%，为此选用过额定容量的电池有明显的优点。

### 镍镉电池

众所周知，镍镉电池在能量密度和重量上与铅酸电池相仿，但它主要面向低容量电池。一般为  $0.15 \sim 7 \text{ Ah}$ 。标称电压为  $1.2 \text{ V}$ ，开路电压为  $1.35 \sim 1.4 \text{ V}$ ，最低工作电压为  $1.0 \text{ V}$ 。其电压特性与碱锰类电池相当，随处都可以买到标准尺寸的镍镉电池，这样不使用原电池和充电电池组就可使设备工作了。

镍镉电池环境温度为  $-40^{\circ}\text{C} \sim 50^{\circ}\text{C}$ ，广泛用于存储器的备用电源，可用 2, 3, 4 个电池组成电池组，带有 PCB 安装端钮，能用逻辑器件对电源进行连续性补充充电，并且在逻辑器件电源掉电时能立即提供较低的备用电压。自放电速度较快，如果不对电池单元进行连续性补充充电，那么所充的电能最多只能保存不到几个月。与铅酸电池不同，长时间的完全放电不会损坏电池，并且因为其内阻较低，其放电速度较高。另一方面，尤其受其储能效果的限制，如果经常在完全放电之前充电，其电压会下降更快，因此，对于镍镉电池，最好是在它完全放电后再充电。

但是因为它含有重金属，如果扔掉后会对环境造成污染。所以也受到限制，正在大量被镍金属氢化物取代。

### 镍金属氢化物电池

这种电池的放电特性与镍镉电池非常相似。充满电后的开路电压，标称电压和最低工作电压相等。两种电池在大部分放电时间都较平坦（参见图 7.24）。镍金属氢化物电池规定的温度为  $-20^{\circ}\text{C} \sim 50^{\circ}\text{C}$ 。与相同规格的镍镉电池相比，重量大 20%，容量大 40%。受储能效果的影响小。另外，不太需要连续的补充充电。即使需要，充电电流也很低。

这种电池的规格非常多，包括用于存储器的备用钮扣电池，并且常对多个电池进行打包，面向移动电话，便携式摄像机等普通应用。

### 锂离子电池

锂离子电池与上述各种电池相比，具有极大的优势。主要是它具有非常高的单位重量能量密度（在给定重量下的能量），如图 7.26 所示，图中对三种类型进行了比较，数据来源于



制造商的说明书。另外，其单元电池的电压是镍电池的 3 倍，即 3.6~3.7 V，其放电曲线相当平坦，且末端电压为 3 V(参见图 7.25)，不存在储能效果问题。




图 7.24 镍镉电池和镍金属氢化物电池的放电曲线




图 7.25 锂离子电池放电特性

这些优点最后体现在价格上，与其他电池相比，锂电池最贵。但是对充放电过程中的误操作也最为敏感。对这种电池应该始终进行过充电，过放电和过电流保护，这表示最好是以电池组方式为某种应用专门设计，并把充电电路和保护电路做到电池组中。这样就防止了用户替代或损坏某个单元电池，并能通过良好的设计最大限度地发挥电池的效能。由于这

种电池成本高,因此适用于贵重物品,如便携式电脑和移动电话,集成控制电路的附加成本不高,可以接受。




图 7.26 能量密度与重量之比的比较 (大约值)

#### 7.5.4 充电

不同类型充电电池的充电过程完全不同,如果操作错误会极大地缩短电池的使用寿命。最危险的是过充电,简单说就是镍镉电池和镍金属氢化物电池需要恒流充电,而铅酸电池需要恒压充电

##### 铅酸电池

这种电池要提供一个限流的恒压进行充电(如图 7.27 所示),初始充电电流限制为  $C$  值的一个分数,一般为  $0.1C \sim 0.25C$ 。每个单元电池的恒定电压设置为  $2.25 \sim 2.5V$ ,要根据情况确定,比如是连续补充充电还是周期性放电后充电。对于周期性充电,决不能连续高压充电,否则会使电池过热。实际电压与温度略微有关,当温度变化剧烈时,每升高一度应降  $4mV$ 。这种充电特性很容用限流电压调节器集成芯片来实现。




图 7.27 限流恒压充电

也可以对电路进行改进,方法是当充电电流已经明显降低后,一般为  $0.05\text{ C}$ ,将输出电压从周期性充电值降到连续补充充电值。这种两步充电法能从深度放电状态快速恢复,同时连续补充充电也不会对电池寿命有影响。但是这种方法在接负载电路后工作不是特别稳定。

最简便的充电方法是用全波或半波整流交流电源通过串联电阻对电池充电。这就是所谓的“锥形”充电,因为随着充电电流逐渐减小,所加的充电电压会逐渐上升,并趋于恒定电压值。用这种方法便宜,所以在汽车中应用非常普遍。但制造商并不提倡用这种方法,因为有过充的危险,而且交流纹波电流可能会造成意想不到的后果。市电波动能很容易导致过电压,且末尾阶段的充电电流也不易控制,如果一定要用,就要加一个定时器来限制总的充电时间。

对于铅酸电池,如果有监控器检测充电状态,则可以用恒流充电,电流一般为  $0.05 \sim 0.2\text{ C}$ 。这种技术不常见,但在对多个串联电池充电时非常有效。

#### 镍镉和镍金属氢化物电池

因充电过程中电压变化较大,而且当电池过充电时,电压会下降,所以镍镉和镍金属氢化物电池只能恒流充电。连续充电电流允许达到  $0.1\text{ C}$  也不会损坏电池。用  $0.1\text{ C}$  的充电速度要充 16 个小时而不是 10 小时,这是因为充电过程效率低。用  $0.3\text{ C}$  进行加速充电也不会很快损坏电池,但当充电结束时电池温度会上升。当进行高速快充时,必须监视充电过程并在电池过热前中止充电。

用一个比电池端电压高得多的电压源,一个串联电阻就可以构成一个不错的恒流充电器。对充电电流控制比较严格,尤其是快速充电时,就需要有一个电压/电流调节器和电池温度传感器。现在有一些专门的电池充电控制器集成芯片,例如 **TEA1100**, **MC33340** 和 **LT1510** 系列以及 **MAX713**。

偶尔的过充不会有太大影响,例如对放掉了一部分电的电池充电,充电时间超过了应该的时间,但对已充满的电池反复充电会损坏电池并减少寿命。

对于镍金属氢化物,尽量不要长时间连续地用  $0.1\text{ C}$  或  $0.05\text{ C}$  电流充电。如果设计要求进行补充充电,则电流不应大于  $\text{C}/250$  或更小,足以替代由于自身放电引起的损失,但不足以减小其寿命。

#### 锂离子电池

因锂离子电池的能量密度高,必须非常小心控制充电过程,既要充电适度又防止降低寿命和可能的损害。总之,最好把恒压/恒流控制器、过充电、过放电、过电流保护和电池组集成到一起。

## 第 8 章 电磁兼容性

### 8.1 电磁兼容性的必要性

所有的电气电子设备都会产生电磁干扰,也对电磁干扰很敏感。产品设计者要把电磁干扰的产生和对电磁干扰的敏感度降低到能接受的程度。固态电子学在所有领域中应用越来越广。随着物理器件间距离的缩短和对设备工作可靠性要求的提高,可接受的干扰程度变得越来越严格。固态电子设备,尤其是集成电路比以前的电子管器件更加敏感,而且由于使用的塑料外壳会造成屏蔽泄漏,从而使问题更加严重。器件在最大干扰情况下和最大抑制干扰的情况下正常工作的能力叫电磁兼容性(EMC)。

在一些电子学领域中,很早就对产品的 EMC 进行了规定和限制。军事电子学对其要求更严,主要是因为在同一架飞机、同一艘舰船、潜艇中,大功率脉冲设备(雷达)与敏感的信号处理设备距离很近,并在 1960 年后最先颁布了军用 EMC 标准。无线电话在工厂中使用的越来越多,并因此提出了用户安全评测仪器以确定免受射频干扰的最小值。在存在干扰的环境下,测试仪器应防止读数错误,收音机应该能在计算机附近正常工作。

射频信号不是惟一的干扰源,电源转换电路,照明设备,电动马达,打火装置或静电放电,等等均能产生瞬时响应。微处理器电路对脉冲干扰特别敏感,必须适当加以保护。

#### EMC 的重要性

许多制造商发现,如果产品的 EMC 性能很差,一旦问题被发现,不仅要改进性能,还会受到名誉损失,其代价极大。因此,许多公司在发布产品前,即使没有对应的标准也要对其进行 EMC 测试。

实质上,任何情况下所有的电子产品现在都受到某种关于电磁兼容性能的相关法规的制约。设备的电磁兼容性在技术上要求设备能在对方产生的电磁环境下连续稳定地工作,并且它本身又不能使环境恶化,造成其他设备运行不稳定。电磁兼容于是明确地分为两个方面,称为“抗扰度”和“发射源”。表 8.1 列出了一些干扰类型和耦合路径。

#### 8.1.1 抗扰度

仪器设备工作的电磁环境变化很大,随电磁环境的变化,对在环境中能正常工作要求的抗扰度也有很大区别。辐射区中某处的强度与其距辐射源的距离有严格的关系。在雷达、无线电广播发射机和射频加热设备(如微波炉,射频为 2.45 GHz)附近,电磁场很强,电场的

强度会随着与发射天线距离的增加线性减弱。假设测量点位于远场区,即距离大于  $(\lambda/2\pi)$  的区域,其中  $\lambda$  是波长,场强值可由下式计算,单位为  $V/m$ 。

$$E = \sqrt{(30 \cdot P)/d}$$

其中:  $P$  是辐射功率,单位为  $W$ ,或天线输入功率与其增益之积

$d$  是与天线间的距离,单位为  $m$

在近区场,即距离小于  $\lambda/2\pi$ ,场强更大,且与天线类型及驱动方式有关。

表 8.1 电磁兼容现象

抗扰度	发射源
<ul style="list-style-type: none"> <li>市电电压下降、陡降、浪涌和畸变</li> <li>从电源流入设备的瞬态响应和射频干扰</li> <li>辐射的瞬态响应和射频干扰经信号线耦合并传入设备内</li> <li>由设备电路直接耦合的射频干扰</li> <li>静电放电</li> </ul>	<ul style="list-style-type: none"> <li>市电畸变,设备内部产生的瞬态响应或射频干扰经电源传出去</li> <li>在设备内部产生并通过信号线传出的瞬态响应或射频干扰</li> <li>由设备电路、屏蔽罩和缆线直接辐射的射频干扰</li> </ul>

#### 无线电广播发射机

调幅无线电广播发射机功率约为  $100 \sim 500 kW$ ,发射机一般安装在离居民点远的地方。有时会遇到  $1 \sim 10 V/m$  的电磁场,但在中频时,与电路元件的耦合一般很弱,所以这些发射器不会造成大的安全问题。电视和调频广播发射机比较常见,一般安装在政府机关或工厂附近,其最大问题是可能对  $10 kW$  发射机附近的大楼高层上的设备造成威胁,尽管大楼结构会使场强下降,但可能还大于  $10 V/m$ ,在某个频率处,会因电缆或印制线比较长而造成谐振、耦合非常严重,此时若能屏蔽该频率的电场,即使是  $1 V/m$  也是意义非凡的。

便携式发射机(无线电话机、大哥大)辐射功率不高,但有可能离敏感设备很近。一般一个  $1 W$  的超高频发射机辐射的场强在半米内为  $5 \sim 7 V/m$ 。

#### 雷达

雷达的频率为  $1 \sim 10 GHz$ ,是又一个主要的干扰源,尤其是在机场的周围。在离雷达  $3 km$  处,脉冲场强可达  $50 V/m$ 。另外,虽然大楼可以使场强有所降低,但正对发射源的设备仍然会受到干扰,尤其是脉冲射频干扰会对微处理器电路造成很大的干扰。此外,民航管理部门发布了一个有关场强与频率关系的详细规定,叫“射频环境”<sup>①</sup>,要求民航机场遵守该规

① 用户指南, Protection of aircraft electrical and electronic systems against the effects of the external radio frequency environment, EUROCAE WG33 Subgroups 2 & 3.



定并从而受到保护。最为严格的是美国一些地面雷达，其频率为 2~4 GHz，假设飞机飞近天线附近并穿过主波束，则最大场强可达 17 kV/m。

由此可见，对频率为 10 MHz ~ 1 GHz 的射频干扰，作为合理的抗扰度设计标准，其最小值为 3 V/m，最好取 10 V/m。对 1 GHz 以上的脉冲干扰，其抗扰度难以量化。

### 瞬态现象

抑制传导性瞬态现象非常重要，因为基于微处理器的电路对瞬时干扰的敏感度比模拟电路的敏感度高得多，电源造成的瞬态现象要比其他原因产生的瞬态现象更普遍。德国人 ZVEI<sup>①</sup>花了大约 3400 个小时，在 40 个地点对 28 000 次超过 100 V 的瞬态现象进行了统计研究，分析了最大幅度、上升速度和包含的能量。表 8.2 给出了 4 类地点处瞬态现象的平均出现率。图 8.1 给出了瞬态现象的相对次数与其最大幅值间的关系，并表明瞬态现象的次数大约与最大电压的立方成反比。

表 8.2 市电瞬态现象的平均出现率

地域分类	平均出现率(次/小时)
工业区	17.5
商业区	2.8
居民区	0.6
实验室	2.3




图 8.1 瞬态现象的相对数量与最大瞬变幅度的关系（来源：低压电网中的瞬态现象，

J. J. Goedbloed, IEEE 电磁兼容学报, EMC 第 29 卷第 2 期, 1987 年 5 月, 107 页）

① 参见 Transients in Low Voltage Supply Networks, J. J. Goedbloed, IEEE Transactions on Electromagnetic Compatibility, Vol EMC-29 No 2, May 1987, pp 104 ~ 115.

发现上升速度大约与最大电压的平方根成正比, 200 V 的脉冲为 3 V/ns, 2 kV 的脉冲为 10 V/ns。经验表明, 机械开关通常会产生复合的瞬态现象(突发), 其上升时间仅为几纳秒, 最大幅度达到几百伏。

作为一般性的建议, 微处理器设备至少应该能经受得住最大幅度为 2 kV 的脉冲的考验。阈值如果低于 1 kV, 几乎在任何环境下都会出现令人无法接受的频繁故障。如果阈值在 1~2 kV 之间, 则会偶尔出现故障, 对于高可靠性设备, 最稳妥的方法就是将阈值提到 4~6 kV。




图 8.2 汽车的瞬态响应波形

产生瞬态现象的还有通信线路和 12 V 的汽车电源, 汽车的瞬时环境对其标称电压范围的影响极其严重, 最严重的汽车瞬态现象 (参见图 8.1) 是负载突然下降, 例如在充电过程中交流发电机的负载突然被撤掉; 接通如电机和螺线管等感性负载和交流发电机磁场衰减; 当点火器开关断开时会产生一个负电压尖峰等。

### 静电放电

静电放电是一种更严重、更常见的瞬时干扰, 当人身体在绝缘体表面擦过时, 入体就会带电而产生高电压, 一旦和带有接地的设备接触, 就会通过设备放电。其电压与相对湿度和是否有合成材料有关(参见图 8.3), 入的身体大约等效为 150 pF 电容和 150  $\Omega$  电阻的串联电

路。所以电流可达几十安培，上升速度极快（小于纳秒），持续时间短。虽然静电的能量小，能通过设备外壳传入大地，但这种电流脉冲极容易耦合到内部电路。




图 8.3 静电放电电压 (来源: IEC61000-4-2)

#### 干扰结果的确定和描述

对运行可靠性的要求与应用目标有极大的关系。娱乐设备和小玩意要求最低，而对计算机和精密控制仪器，如飞机和核动力系统要求最高。负责这些系统的采购者和有关部门多年来已经认识到这一点，并建立了大量有关 EMC 的规范。

实际上，确定某一设备是否已受到干扰并非易事。干扰可能引起测试仪器精度下降，可能引起微不足道的音质畸变，也可能造成微处理器程序的混乱。如果处理器电路中有程序修复功能(参见 6.4.2 节)，则在出现比较明显的干扰前纠正错误，或由于软件的小故障，干扰就会造成系统瘫痪。如果干扰是瞬时或偶然性的，要在运行环境下确定干扰源和干扰造成的影响就尤其困难。如果准备进行抗扰度测试，就必须明确哪些结果是可接受的，哪些是不可接受的。

### 8.1.2 发射源

与抗扰度要求相比较，设备的发射源特点就相对容易描述。主要的干扰源来自于电子设备，主要是由于开关操作或其他电动机械的操作，或是数字时钟，或是与数据相关的信号。前者能以电源频率形成脉冲，例如由晶闸管相位控制器、电机换向器、某个开关动作或开关电源的谐波产生的脉冲信号，它们一般通过电源传到设备外部。多年前，为了减小对调幅广播和通信设备的干扰，就对这类干扰源进行了管制。

#### 数字设备的干扰

具有高频方波时钟信号的数字设备能产生几百兆赫兹的噪声，由于系统时钟及其谐波的能量集中在窄带内，因此是主要噪声源，但由数据线和地址线上产生的宽带噪声也存在。

噪声的幅度及频谱分布与电路操作模式及其驻留的软件有极大关系。某些类型的数字设备,如个人电脑发射的干扰受到特殊限制,进而控制了它对广播和通信设备的干扰。

设备发出的干扰可通过传导和辐射两种方式传播,商业上的标准是根据频率来区分传播方式。一般认为的界线是 30 MHz。这点看起来有点武断,但实际上根据经验发现,在低于 30 MHz 时,主要是传导性耦合,而高于 30 MHz 时,主要是辐射耦合。

对发射源进行管制,其目的仅仅是想减少对其他设备的威胁。发射源与被干扰器之间保持合适的距离是假设的条件,如果将个人电脑和收音机放在一起,可以预料,必然有干扰。法规对系统内部的干扰只字未提,因此,很有可能出现这种情况,即将两台满足各自标准的产品放在一起,反而是不兼容的。

## 8.2 EMC 法规和标准

关于法规要求,下面分别按主要贸易集团来讨论,即欧盟,美国和澳大利亚。

### 美国

在美国,无论是有意还是无意的辐射体产生的干扰都要遵守 FCC(Federal Communications Commission,联邦通信委员会)标准第 15 部分第 i 子部分的限制,其中一个子类是关于“数字设备”的,是指任何产生或使用定时信号或脉冲信号超过 9 kHz 以及使用数字技术的电子器件,根据应用目的不同,有相当多的设备不受标准限制。根据面向的市场不同,设备分成两类:A 类面向商业、贸易或工业使用,B 类是面向住宅使用,这两类设备受到的限制不同,B 类比较严格。在美国将设备投向市场前,如果是个人计算机,制造商必须获得 FCC 的认证,或必须通过检验,证明设备符合相应的标准。

### 澳大利亚

澳大利亚和新西兰有一个有关 EMC 的默认制度,称为 C-tick 体系。需要说明的是相对于标准而言,默认制度非常类似于 EMC 指导性文件,但要求比较宽松。日本有一个类似的非官方体系,它是在一个控制干扰的非官方组织的支持下建立的,适用于对信息技术设备干扰源的限制规范。其他国家像中国以及韩国都有在国际标准基础上建立的限制规范,但通常必要的测试项目都在本国内进行,至少对某些产品是如此。

### 8.2.1 EMC 规程

以前,在整个欧洲,除德国外所用的 EMC 体制都不够严格,现在发生了巨大变化。与面向单一的欧洲市场的目的相一致,欧洲委员会提出了一个 EMC 规程,其目的是要借助于相关的 EMC 技术基础消除贸易壁垒,这样,欧共体成员国可能会因为相关的 EMC 的原因不会阻止那些满足规程要求的设备在它们国家内自由流通。

### 规程应用范围和包含内容

该规程适用于所有投放市场和投入使用的设备，因此它包括系统以及单个产品，规程内容安排顺序如下：提出基本要求；对设备满足基本要求的程度进行描述；提出确定基本要求是否得到满足的其他方法。

基本要求是：

所制造的设备应满足：

- (a) 设备产生的电磁干扰不能超过一定限度，使无线电、电信设备和其他仪器能按预定方式工作。
- (b) 仪器有足够的固有抗扰度，免受电磁干扰。

这样，受保护的设备不仅有无线电设备和电信设备，也包括如信息技术设备和医疗器械等所有容易受到电磁干扰的设备。第二条表示设备在任何正常工作的电磁环境中都不应出现故障。

规程本身并未对包括哪些电磁现象进行限制，但表 8.1 所列项目与其相应的标准一致，尽管存在一些与 EMC 相关的其他规程，要求某些种类产品要优先满足，但几乎所有电气电子设备都要受到规程的制约。除非是明确的无危险设备（即不引起干扰也不受干扰），很少有例外。

### 获得认可的途径

许多制造商不能评定其产品是否满足两个基本要求，所以希望欧洲的 EMC 标准有所改进，满足相关标准的任何设备都被认为是符合基本要求的。但是，制造商可能会选择进行自评估的方式，实际上，如果没有相应的 EMC 标准，这可能是不得已的措施，这种情况下，要求保留包含所用测试方法的详细技术文件、测试结果和有法定资格的独立部门的相关支持性文件和声明，这些文件必须由国家管理部门负责管理。

但是，许多制造商都是采用自认证的方法满足法定标准。

从制造商的角度来看，标准认证的优点是不存在独立测试机构对测试提出的强制性要求。惟一的要求是制造商要对引用的标准以及符合的规程进行声明。当然，制造商通常需要对产品进行测试并保证产品确实符合标准的要求，但这也是在制造商有条件的情况下才能承担的工作。技术和设备不足的公司可到独立的测试机构进行测试。

### 协调标准和未协调标准

协调标准是欧洲标准的一部分，这些标准中关于特殊规程的参考资料已经在欧洲官方杂志上发表了。根据这些标准，可推断出与这些规程的基本要求相一致的结论，未协调标准则得不到一致的结果。“协调”一词是文献的法律认定，“新方法指导”中给出了特殊含义。



IEC 国际电工委员会) 标准本身没有正式制订有关的 EMC 规程。自我认定符合 IEC 的某一文献是不可能的, 只有欧洲标准能得到认同。

欧洲标准组织的实体是 CENELEC(欧洲电子标准化组织), 其中有来自于 BSI 英国标准协会) 的英国代表。一旦 CENELEC 推出了欧洲 EMC 标准, 所有的 CENELEC 国家都必须采用同一种标准。

## 8.2.2 现有标准

在采用 EMC 规程的初期, CENELEC 为方便没有适当标准可采用的地方制订了一套“一般的”标准, 这套一般的标准现在仍在用。随着专门的产品标准越来越多, 这种标准已经很少使用, 这些专门的产品标准优先于一般标准。

因发射源标准多年的发展进化, 在测试方法和自身的限制都取得了大量统一。表 8.3 中列出了一些主要标准, 图 8.4 和图 8.5 分别对传导干扰和辐射干扰的限制做了对比, CISPR 16-1 中对测试仪器做出了说明, 包括带宽, 测试接收仪的探测器特性(参见表 8.4), 电源网络的阻抗和防止耦合的结构。

表 8.3 最普通的 EMC 标准摘要

RF 发射源标准			
产品种类	EN 标准	CISPR 标准	FCC 标准(美国)
工业、科技和医疗产品	EN55011	11	第 18 部分
家用电器	EN55014-1	14-1	
照明设备	EN55015	15	
无线电和电视接收机	EN55013	13	
信息技术设备	EN55022	22	第 15 部分
抗扰度标准			
产品种类	EN 标准	IEC/CISPR 标准	注释
信息技术设备	EN55024	CISPR24	射频、静电放电、瞬态现象
家用电器	EN55014-2	CISPR14-2	射频、静电放电、瞬态现象
照明设备	EN61547	IEC61547	射频、静电放电、瞬态现象
无线电和电视接收机	EN55020	CISPR20	射频、静电放电、瞬态现象、天线接头

表 8.4 CISPR 16-1 准峰值测量接收器

参 数	频率范围		
	9 ~ 150 kHz	0.15 ~ 30 MHz	30 ~ 1000 MHz
带 宽	200 Hz	9 kHz	120 kHz
充电时间	45 ms	1 ms	1 ms
放电时间	500 ms	160 ms	550 ms
过载系数	24 dB	30 dB	43.5 dB

CISPR 16-1 准峰值探测器响应允许在脉冲型干扰环境下有个别的变化, 对于连续(窄带)干扰, 峰值探测器必须有响应。对脉冲干扰, 当脉冲重复频率降低时, 接收器的灵敏度越来越向灵敏度的倒数变化。




图 8.4 传导发射的限制




图 8.5 辐射干扰的限制

注释：查阅电流说明可以确定对电流值的要求限制

要注意到,不同标准的测试方法有些细微的差别。对低于 30 MHz 的传导性发射测量,是在电源端口处利用人工电网或线性阻抗稳定网络 (LISN) 来确定电源的阻抗。对高于 30 MHz 的辐射测量,为减少反射,测试点应是敞开的,并具有标准的衰减特性,既可以是完全敞开的,也可以是内装吸收材料衬里的屏蔽房间。为便于对比,图 8.5 中的限制标准已统一为 10 m 的测试距离,不同的标准要求距离不同,因为有近场区效应的影响,如果直接从 10 m 转换(按  $1/d$ )到 3 m 不是非常严格、精确,但在实际测试中普遍采用这种方法。

### 抗扰度

CISPR 的第 20 卷提出了对无线电、电视机和与 RFI 及瞬态现象有关设备的抗扰度要求。虽然现在覆盖的频率范围扩大了,但最初主要是对受民用波段发射机干扰的设备有限制。CISPR 14-2 和 CISPR 24 中包含了以下产品设备,有家用电器设备、信息技术设备,这些设备已经存在相关的发射标准。

实际上,所有的抗扰度标准都是在 IEC 基础上发展而来的,包括普通和一些产品的特殊标准。至于测试方法所参考的基本的测试标准,必须对设备性能制订一个参考标准,这样才能对测试结果进行评估。由于设备的多样性,使这项工作难度很大。这个标准就是设备性能是否下降或丧失,但是要分清是暂时性的、可恢复的还是永久性的故障。

## 8.3 干扰耦合机制

正如前面讨论的,干扰可通过多种途径(参见图 8.6)耦合到设备内部或外部。1.3 节已强调过,电子器件间的相互作用服从电磁场理论的定律,不符合一般的电路定律。在 EMC 实践中,这种结论最为明显。在低频情况下,耦合方式主要是通过电路导线或通过电磁感应,但在高频情况下,每个导体都会以某种方式起到天线的作用并进行耦合,包括设备的金属外壳。




图 8.6 耦合机制

### 8.3.1 传导耦合

最常见的传导干扰耦合的原因是干扰电路与被干扰电路之间存在公共的阻抗路径。这条路径通常为接地回路。这一点在第 1 章已讨论过。最典型的共阻抗耦合是与微处理器地相接的电机或开关电路的冲击干扰。因存在谐振的原因，当连接导体的长度是频率对应波长的  $1/4$  的奇数倍时，其阻抗较大。

耦合的另一条路径是设备的电源。电源是市电电源与设备内部工作电路间的接口。因此，在许多发射标准中会对通过电源线传到电网中的干扰量进行管理控制。第 7 章对电源设计进行了详细讨论，为了描述电源阻抗特性做了大量工作，令人惊讶的是在完全不同的环境下，测试仪器也具有极相似的特性，这样，就可以改进最后一节提到的 CISPR 16 人工电源网络。地的阻抗可用  $50\ \Omega$  电阻和  $50\ \mu\text{H}$  电感的并联来模拟（参见图 8.7）。




图 8.7 人工电源网络

电源的电缆可看做  $10\ \text{MHz}$  的低损耗传输线，所以干扰能在电源分配网络内稳定传播，主要是由其他负载的随意连接造成电磁辐射，而非电缆本身引起。干扰或以差模（对称）电流或以共模（非对称）电流形式出现。如图 8.8 所示，在设备端需要不同的处理方式，在讨论滤波时会看到这一点。

### 8.3.2 辐射

当干扰源和受干扰器件相距很近时，由于磁感应或电感应造成的辐射耦合起主导作用。当干扰源电路中电流变化时会产生磁通，若磁通与被干扰电路相连，则会产生磁感应（参见 1.1.4 节）。频率为  $f$  的正弦电流  $I_s$ ，通过互感  $L$  在被干扰电路中产生的感应电压为：

$$V = 2\pi f \cdot I_s \cdot L$$

非常遗憾的是在许多实际电路中很难计算出电感  $L$  的精确值。电感值与干扰源和被干扰电路回路的面积成正比，与二者距离、相对位置或是否存在磁场屏蔽有关。例如同一板上的短电缆的互感约在  $0.1 \sim 0.3 \mu\text{H}$  之间。




图 8.8 干扰沿电源线传播

需要注意:磁感应是一种电流(低阻抗)现象,它随干扰源内电流的增加而增加。而电感应或电容耦合是一种电压现象,当干扰源的电场变化时就会出现这种现象。在源导体上频率为  $f$  的正弦波电压  $V_s$  通过互电容  $C$  耦合产生的感应电压为:

$$V = 2\pi f \cdot V_s \cdot C \cdot Z$$

其中  $Z$  是被干扰电路的接地阻抗。

导体间的互电容大小与它们之间的距离、各自面积有关,与它们之间的电介质材料或电屏蔽有关。有时元件或电缆制造商提供互电容数值,对于典型的电路,其取值范围一般为  $1 \sim 100 \text{ pF}$ 。

#### 电磁感应

当干扰源与被干扰者距离再远一些时,耦合既有电场耦合又有磁场耦合,并且导体必须当做天线来处理。对于尺寸远小于波长的导体,在距离为  $d$  的远场区,导体中的电流为  $I$ , 频率为  $f$ , 则最大的电场成分为:

- 对于环路:

$$E = 131.6 \cdot 10^{-16} (f^2 \cdot A \cdot I) / d \quad \text{V/m}$$

其中  $A$  是环路的面积,单位为  $\text{m}^2$

- 对于相对地面的单极天线:

$$E = 4\pi \cdot 10^{-7} (f \cdot L \cdot I) / d \quad \text{V/m}$$

其中  $L$  是导体的长度,单位为  $\text{m}$ 。

正如本章开头所述,远场中的场强随着距离增加而线性降低。电场和磁场的强度与自由空



间的阻抗有关。自由空间阻抗为  $E/H = 377 \Omega (120\pi)$ 。经对比发现,在近场区,环形辐射源具有较高的磁场强度,并与  $1/d^3$  成比例衰减,而电场是随着  $1/d^2$  衰减。相反,短天线具有较高的电场强度,且随  $1/d^3$  按比例衰减,而其磁场随  $1/d^2$  衰减。

但是当导体长度达到波长的  $1/4$  时,就不能按照小尺寸来处理,此时与环境场的耦合程度更强。

## 8.4 电路设计与布局

如果电路设计者发现电磁兼容问题为时已晚时,一般是增加一些屏蔽或滤波功能来补救,这是常有的事,但如果在电路设计初期能多考虑一下就可能没必要使用这种强制手段。屏蔽或滤波要花钱,而设计电路则不花钱。

大多数考虑了电磁兼容性的结果都是一个较好的电路方案。要考虑的基本点是电路的接地方式,EMC 专家一致认为,大多数干扰问题都归根于接地不好。印制电路布局也有较大影响。第 1 章考虑了接地的设计,第 2 章把接地和 PCB 联系起来考虑,此处不再重复所得结论。此处只是强调一下,与接地回路接近的短直路径的天线效应较差,因此,有利于控制发射源和敏感度。

### 8.4.1 逻辑器件的选择

精心选择逻辑器件种类有利于减小数字设备的高频干扰性,也可能改善对射频和瞬态现象的抗扰度。梯形波的谐波频谱与数字钟信号近似,随频率增加,其幅度滚降,其形状与上升时间有关[参见图 8.9(a)]。为使电路能稳定运行,应采用上升时间慢的波形,这样可以使辐射较强的高次谐波最小。图 8.9(b)表示出了 5 MHz 的时钟信号上升时间分别为 8 ns 和 1 ns 时幅度的差别。在 200 MHz 频率附近,辐射强度得到较大改善,谐波幅度下降了 20 dB。

鉴于以上考虑,只要能起到相应的作用,建议使用最慢的逻辑器件即可,不要无原因地使用快速逻辑器件。如果电路中的部件必须在高速下工作,则仅限于这些部件使用高速逻辑器件并使时钟限制在局部范围内。对不必要的快速时钟线的最好控制方法是在时钟输出线上串联一个几十欧姆的电阻,它和时钟线上的全部输入电容一起,能减少线上的高频能量。

噪声容限,时钟频率和电源噪声

为获得高的抗扰度,要选择噪声容限高的逻辑器件系列(参见 6.1.1 节)。只有当耦合到逻辑信号电路中的欺骗信号达到逻辑门限时才会对电路产生影响。同时,耦合到电路中的信号幅度和电路的阻抗有关,此阻抗是驱动电路的输出阻抗。由此可见,驱动信号越快,其输出阻抗越低,要对其进行折中考虑。




图 8.9 梯形波的谐波幅度

在考虑上升时间的同时，也应该考虑实际的时钟频率。频率越低越好，可以使用低频多相时钟信号，而不要使用单相高频时钟信号。在某些情况下，稍微改变时钟的现场频率就可能使谐波信号充分地避开特殊敏感频率。这主要是系统内部电磁兼容问题。

电源线也对数字电路造成了巨大的射频干扰。6.1.3 节讨论了感应开关噪声。这种噪声出现在地和电源线上，必须防止它传播到邻近电路中，方法是将其一致连续的地平面和局部电源面(参见 2.2.4 节)相接并彻底对其去耦合(参见 6.1.4 节)。至于干扰源的控制，这种方法也能降低对射频和瞬态的敏感度，所以为获得较好的抗扰度，对低速电路也应进行这种处理。

## 8.4.2 模拟电路

已经知道(参见 5.2.10 节)，模拟电路也能在射频处意外地产生振荡，应该对放大级进行适当的去耦、加载和布置以避免振荡。尽管电路功能正常，也要在原型阶段用示波器或频谱仪进行检查。沿着无端接的传输线传输的脉冲振铃信号会产生与线长有关的频率分量。当其中幅度大到一定程度时会对电路造成麻烦。因此，要将长线终接，尤其是当长线接入 CMOS 时，它没有提供固有的终接。

在接口处，要求对 RF 和瞬态值具有较高的抗扰度，则要考虑信号的带宽、平衡和电平。接到设备上的电缆能直接将干扰传输到电路内部，因此要在接口处进行保护，这要在电路设计阶段通过以下几种可能的方法来实现：

- 通过无源 RC 或铁氧体滤波器将信号带宽缩小，这样使希望频率范围以外的干扰信号得到抑制，任何模拟放大器都有故意的带宽限制。
- 以最高可能功率或电压电平操作该接口，如动态范围，这样，要扰动它就需要相对多的干扰功率。

- 在可能的地方用平衡信号操作接口，使干扰以共模方式输入，从而可用共模抑制输入电路对其进行削弱。
- 情况比较严重时，要用光隔离或变压器耦合器件进行输入隔离。这样，干扰只能通过隔离器件的杂散耦合电容。

电路过载时的特性不是特别明显，如果干扰使电路进入非线性状态，则会使信号受到干扰。但如果在干扰存在条件下仍能保持线性，则可以在下一阶段被滤掉，不会产生坏影响。这样，具有优良的动态范围和高过载容限的电路也会有相当好的抗扰度。

### 8.4.3 软件

如果电路中有微处理器，且微处理器中有驻留内存的嵌入软件，那么就用所有软件手段克服可能出现的数据问题。这主要是由瞬态响应造成的，也可能是射频干扰造成的。第 6 章已讨论过，在此简明重申：

- 增加一个看门狗定时器，对于不带任何形式看门狗的微处理器，如果暴露在具有破坏性的瞬态环境中，都会产生灾难性的后果。
- 对设备输入数据进行测试，测试其类型和幅度，从而确定其可靠性。如果超出范围，则拒绝它。
- 对输入数据进行多次采样或取其平均值。对模拟数据或对两三个连续的同一逻辑状态采样，对数字数据采样类似于数字开关去抖动。
- 在数据传输过程中，增加奇偶校验和校验和。
- 将数据块存到随机存储器过程中进行保护，同时有检错和纠错功能，这种保护方法使用频度要根据允许的时间和存储器开销来确定。
- 尽可能采用电平而不用边沿来触发中断。
- 不要假想可编程接口芯片（PIAS, ACIAS 等）会永远保持最初设置的状态，要周期性地对其初始化。

## 8.5 屏蔽

除了设计非常成功的电路以外，假设所用的电路仍然辐射出超出范围的噪声或对辐射干扰过于敏感，那么就需要考虑屏蔽的问题。屏蔽包括在电路的关键部件周围加上一个导体盒，这样使电磁场通过反射和吸收而得到削弱。如果要对低频干扰进行屏蔽，则要用金属外壳，但如果只对高频（大于 30 MHz）干扰进行屏蔽，则在塑料外壳上镀一层导体就足够了。

### 屏蔽效率

屏蔽物对入射场的削弱程度由屏蔽效率决定。屏蔽效率是指在入射场中某一给定的点


上,屏蔽前后场强之比。不同材料的屏蔽效率不同,这取决于是否考虑了电场或磁场分量。屏蔽效率低于 20 dB 时就属于低效率,20~80 dB 时为中等效率,80~120 dB 时就高效率。高于 120 dB 时,用一般的具有成本效益的方法是无法实现的。要达到完全屏蔽,就要用无电阻材料做成无缝无孔的盒子,这就是法拉第盒,并且也是不存在的。法拉第描述了想做这样一个盒子的方法:

“我选了一个房间,有 12 立方英尺<sup>①</sup>,沿房子的各个方向都布上了铜线,交叉编织成了铜线网,用锡纸带沿各方向缠了一层,这样,整个房间就处于金属网罩之中,我进入房间并在里边生活,用蜡烛照明,虽然房间外边始终带着强电,还有电刷子从外表面上擦过,并产生火花,但对静电计和有关电的所有其他实验等,没有任何干扰和影响”<sup>②</sup>。

任何实际的屏蔽都达不到无穷衰减的理想情况,主要有以下两个原因:

- 不是由理想的极佳导电材料制成的
- 含有孔和缝隙

固体导电屏蔽体的屏蔽效率可表示为反射、吸收和再反射损耗之和:



反射损耗与波阻抗和屏蔽体阻抗之比有关,屏蔽体阻抗是其传导率、导磁率及频率的函数。反射损耗对电场而言,随频率增加而减少,对磁场而言,随频率增加而增加。在近场区,即距离小于  $\lambda/2\pi$ ,屏蔽体与发射源之间的距离  $r$  也会影响反射损耗。距离再远时,损耗与距离无关,因为波阻抗(对于平面波而言)为常数。

大部分情况下吸收损耗  $A$  大于 10 dB,此时的再反射损耗  $B$  可以忽略不计。 $A$  本身与屏蔽体厚度以及其吸收系数有关。吸收系数的倒数称为“透入深度”( $\delta$ )。透入深度是一种磁化现象的量化标准,这种现象趋于将交流电流限制在导体的表面,透入深度随频率、传导率和导磁率的增加而减小,并且透入深度每增加 1 cm,场强会衰减 8.7 dB(1/e)


$$\delta = 6.61 \cdot (\mu_r \cdot \sigma \cdot F)^{-0.5} \text{ cm}$$

其中  $\mu_r$  为相对导磁率(铜和空气为 1), $\sigma_r$  为相对传导率(铜为 1); $F$  是频率,单位为 Hz。

① 1 立方英尺(ft<sup>3</sup>)≈0.028 m<sup>3</sup>——编者注。

② Experimental Researches in Electricity, Michael Faraday, 1838, para 1173 - 1174.

例如,在 30 MHz 频率下,铜的透入深度为 0.012 mm,这样在高频情况下,吸收损耗为主要损耗项。图 8.10 给出了 0.05 mm 铝箔 ( $\sigma_r = 0.61, \mu_r = 1$ ) 和 0.5 mm 钢板 ( $\sigma_r = 0.1, \mu_r$  在 10 kHz 时为 60,在 1 MHz 以上频率时降为 1) 的反射及吸收损耗与频率的关系。



反射损耗 电场:  $R_{dB} = 322 - 10\lg(\mu_r/\sigma_r) \cdot (r^2 \cdot f^2)$   
 磁场:  $R_{dB} = 15 - 10\lg(\mu_r/\sigma_r) \cdot 1/(r^2 \cdot f)$   
 平面波:  $R_{dB} = 168 - 10\lg(\mu_r/\sigma_r) \cdot (f)$

吸收损耗  $A_{dB} = 0.1314 \cdot t_{mm} \cdot \sqrt{(\mu_r/\sigma_r \cdot f)}$

注意:在低频末端处,由于  $\mu_r$  的增大使其吸收损耗较大

图 8.10 铝和钢的反射损耗与吸收损耗的综合

### 8.5.1 孔洞

图 8.10 的曲线表明,用适当厚度的普通材料很容易达到 200 dB 以上的衰减。实际上,实际的屏蔽效率受屏蔽体上必要的孔洞和缝隙限制。



通风、门控、观察窗等都需要开孔。薄壁孔的电磁泄漏与最大孔尺寸( $d$ )和被屏蔽频带对应的最小波长( $\lambda$ )有关,如果波长小于或等于最大孔径的两倍,则从效果上看相当于无屏蔽。该波长对应的频率为孔的截止频率。对于低频( $\lambda > 2d$ ),屏蔽效果以 20 dB/十倍频程线性增加(参见图 8.11)一直增大到屏蔽体的最大可能效果。比较图 8.10 和图 8.11 会发现所有实际应用中的屏蔽效果是由孔洞决定的。如果最高频率为 1 GHz (辐射源标准中的上限)和最小屏蔽效果为 20 dB,则可允许的最大孔径为 1.6 cm。




图 8.11 孔对信号的衰减

特别是观察窗造成的泄漏非常严重,必须用透明的导体网覆盖,而且导体网必须与周围的屏蔽体接触良好,只有在低频时不必处理,但也会降低屏蔽效果。对通风孔,可以用带孔的屏蔽物盖住,不会对屏蔽效果有太大的影响。如果孔距较小(小于  $\lambda/2$ ),则单个孔的屏蔽效能会下降,其下降量大约与孔数的平方根成正比。这样,有 100 个 4 mm 孔的网,其屏蔽效率比单个 4 mm 孔下降 20 dB。两个相同的孔之间的距离大于半波长时,屏蔽效率没有明显的下降。

以上的屏蔽理论不必考虑太精确,为简化起见,假设屏蔽体是一个无限大的平台,而且屏蔽体处在入射波和被屏蔽场分量的远场区。对于实际的屏蔽情况,以上两种假设都不是真实的,实际上,估算的结果与实际的屏蔽效果差别非常大。若要获得特殊设备的精确屏蔽效果,就必须用电磁模型进行实验。作为经验规则就是让敏感电路或噪声电路远离孔的位置。

## 8.5.2 缝隙

在缝隙处，通常是用几块板连接起来进行电磁屏蔽的，但连接处导电性有缺陷，这可能是由于变形、涂油漆、阳极化或腐蚀等使其中一个或两个金属表面出现隔层，造成配合不良（参见 1.1.3 节），结果使缝隙像孔洞一样使屏蔽效能下降。屏蔽效能由最大孔径决定，同样，对于缝隙而言，屏蔽效能与非导电性缝隙的最大长度有相同的关系。可旋转面板，门和活动舱口对屏蔽效能的影响尤为严重 [参见图 8.12(a)]。如果将导电板搭接，则因接触不良造成的效能下降会得到某种程度的改善，因为在高频时搭接所形成的电容提供了局部电流通路。改善缝隙的屏蔽效能还可采用其他的设计方案，有以下几种：

- 保证原设计的传导性表面保持传导性：不要涂漆或对其做阳极化处理；可以用铬合金对铝表面处理。
- 将连接板搭接面积最大化，可用重叠或凸缘连接方式实现。
- 在使用螺栓或铆钉紧固的地方，要尽量将其靠近，距离不要大于  $\lambda/20$ ， $\lambda$  是最高频率对应的波长。




图 8.12 改善缝隙和连接处的传导性

- 在需要环形密封的地方，或在需要有良好的缝隙传导性的地方，带有少量的或没有紧固件的地方，例如转动面板等处使用传导性垫圈[参见图 8.12(b)]。传导性垫圈有编织金属网，带有像银片或定向导线等传导性材料的人造橡胶，泡沫外包传导纤维，或其他结构如现场成型的传导性人造橡胶垫。根据机械和环境因素以及要求的传导性可正确选择衬垫。
- 对配合或无配合的两个表面，改善屏蔽效果的方法是使用连续带[参见图 8.12(c)]，或镀铜指形片等间隙固定在装置上。

首先，屏蔽设备不要用多块漆过的、配合不好的、有孔洞的、紧固件少的面板，它会使屏蔽效果变差。公平地讲，虽然图 8.11 所示的这种屏蔽方法在超高频以及以上频率时，其屏蔽效率为零，但实际上，一些设备在这些频率下并未充分辐射，不必用屏蔽的方法抑制辐射源。另外，对 RF 干扰，屏蔽效果也很差。

## 8.6 滤波

为提高电磁兼容性而增加滤波的目的几乎都是要滤掉高频分量，使低频分量通过，同时也要阻止穿过屏蔽体的导线中耦合进来的信号。如果让干扰通过外部连接件耦合进来或耦合出去，则几乎无法用屏蔽和改善电路设计的方法阻止辐射耦合，干扰能直接感应到电缆中或通过外部连接直接耦合到电缆中，适当选择滤波器可以防止这两种干扰，但要对滤波器所嵌入的电路有所了解，这样才能设计或选择最合适的滤波器。

滤波器粗略地可以分成三种：市电端口用滤波器、输入输出连接处的滤波器和单个电源或信号线用滤波器。所有滤波器的基本原理都相同。

### 8.6.1 低通滤波器

许多关于电路理论的书中都详细讨论了滤波器的设计，此处不必重复。此处仅讨论实际应用问题。

图 8.13 给出了最简单的具有低通特性的电路结构。任何滤波器的衰减特性通常是引用插入损耗来表示的，也就是在插入滤波器前后负载两端的电压差。由图 8.13 中电路右侧的表达式看出：第一，插入损耗不仅与滤波器元件有关，还与源及负载阻抗相关。第二，除最简单的电路以外，通过计算机仿真软件计算理论插入损耗以及搭建和测试电路都非常容易。

#### 阻抗

知道源和负载的阻抗是基本要求。在简单的电感电路中，电感可能就是一个铁氧体磁珠(参见图 3.2)，在低阻抗电路中，其衰减效果可能大于 40 dB，但在高阻抗电路中几乎不起作用，相反，简单电容滤波器在高阻抗时衰减效果好，而在低阻抗时不起作用。如果对多元

件滤波器中的元件适当配置，其衰减效果也比较好。电容滤波器适用于高阻抗电路，电感滤波器适用于低阻抗电路。




图 8.13 低通滤波器

通常， $Z_s$  和  $Z_L$  是复数而且在需要抑制的频率处可能是未知的。前面（参见图 8.7）已经知道，电源阻抗可以明确标出，也很容易等效化简。对大多数信号电路，应该能推导出高频阻抗，因为电源元件如变压器、二极管和存储电容的高频特性未知，所以电源输入阻抗不太容易计算，此时不得不进行测量或进行合理的估算。如果将电源看做一个电缆，且起到天线的作用，则任何理论分析得出的阻抗都不太准确，因为实际使用时，电缆的方向，位置无法控制，各参数只能用假设值。滤波器单元的测试阻抗一般定为  $50 \Omega$ ，对任何外部电源的阻抗，该值都比较合适。但要记住，在  $50 \Omega$  系统中的插入损耗值与实际应用中的不同。

如果将滤波器和电路联合起来看做一个整体进行测试并描述其特性，则插入损耗值是否准确就无所谓了。

#### 元件和布局

滤波器元件与其他元件一样有其缺陷。电感元件有自电容，电容元件有自电感。这使得高频等效电路复杂化了，同时也说明由分立元件构成的典型滤波器大约在 10 MHz 以上就开始丧失了滤波特性。元件物理尺寸越大，其截止频率越低，3.3.9 节讨论了电容元件的自谐振效应，将图 3.19 中的阻抗曲线换成低通滤波器电路，结果表明当频率增大到大于电容的自谐振频率时，电路中电容的阻抗实际上是在增大，所以插入损耗开始下降。这一点可用特殊的电容电路计算出来，而且在谈到穿通元件时会看到这一点。

元件特性不是引起高频特性变差的惟一原因，布局也会影响高频特性，导线自感和杂散电容对高频的影响与元件是一样的。在滤波器使用中，常犯的两种错误是：没有提供适当的低电感接地和输入输出线之间相距太近，如图 8.14 所示。




图 8.14 滤波器布线和布局

错误的接地方式提供了一个公共阻抗，该阻抗随频率的上升而增加，而且耦合高频干扰通过滤波器局部接地路径直接从一端传到另一端。输入-输出线布置不合适也会通过互容和互感传输干扰。解决方法很简单，即将滤波器的接地端直接接到设备的低电感地端，最好是机壳。将输入输出线分离，最好是互相屏蔽。最好的办法是将滤波器固定在设备的防护罩上。

#### 8.6.2 电源滤波器

电源输入端射频干扰滤波器已开发成一个独立的像硬币大小的模块。目前有许多生产商制出了具有各种外形和电路的滤波器。欧洲电源用的具有平均插入损耗的典型模块型滤波器大约需 5 英镑。开发这种独立滤波器的原因如下：

- 强制性射频干扰源标准将重点放在了通过电源传到设备外部的干扰，因此限制这种



干扰的滤波器的市场很大,并根据对需求的预测建立了良好的市场环境。

- 在电源线侧的任何元件都需要安全防护措施。制造商将设计和安全认证的成本分摊到产品中,这样在某种程度上减轻了设备制造商的一些负担。
- 将滤波器直接放在电源入口处提供了一种电路模块的可能性。即将连接器、保险丝、开关做成一体,由厂家安装,可以达到免维护的目的。
- 当遇到射频滤波器设计时,许多设计师都感到困难,宁愿购买成品滤波器。

另外,电源滤波器可以设计到其他电路中,对大批量生产的产品来说,这是一种划算的方法。如果希望滤波器性能最好,就必须用这种方法。典型的滤波器电路(参见图 8.15)即包括抑制共模干扰电流的元件,又包括抑制差模电流干扰(参见图 8.8)的元件。




图 8.15 典型的电源滤波器电路

共模扼流圈  $L$  包含两个相同的高磁导率线圈,一般是螺旋管形,中心加磁心,使差动电流相互抵消,可以使用  $1 \sim 10 \text{ mH}$  的大电感,使用小电感时也不必担心电源电流会引起扼流饱和的问题。每个线圈的全部自感均可以削弱对地的共模电流,但只有泄漏电感对差模干扰起抑制作用,泄漏电感与扼流线圈结构有关。

电容  $C_{X1}$  和  $C_{X2}$  只能抑制差模电流,且一般为  $0.1 \sim 0.47 \mu\text{F}$ ,电容值较大。两个电容均可以省略,这要根据具体性能决定,记住,当电源和负载阻抗太低时,电容可能不起作用。电容  $C_{Y1}$  和  $C_{Y2}$  抑制共模干扰。如果  $C_{X2}$  较大,则  $C_{Y1}, C_{Y2}$  对差模无影响。




图 8.16 滤波器等效电路

安全方面的要求

$C_{Y1}$  和  $C_{Y2}$  的值几乎总是受到地环路电流的限制,而地环路电流是出于安全方面的原因

设置的，该电流是因为工频工作电压作用到电容上产生的。许多安全标准都定义了最大的地电流，该电流与安全等级有关（参见 9.11 节），也与实际应用目的有关，一般为  $0.25 \sim 5 \text{ mA}$ 。BS613 标准规定了电源射频干扰滤波器的有关要求，它对通过插头插座连接的 I 类应用中 Y 形滤波器中的最大电容值规定为  $0.005 \mu\text{F}$ ，通用滤波器中的电容一般都是这个值。对元件数量要求也很严格，因为它们始终受电源电压的影响。 $C_X$  或  $C_Y$  故障都有着火的危险， $C_Y$  的故障也可能导致电击的危险。因此，在这些位置处必须只能使用与电压额定值相同的元件（参见 3.3.1 节）

#### 插入损耗与阻抗、电流

电源滤波器的插入损耗是在  $50 \Omega$  的端接下定义的，前面已说过，由于电路在整个频率变化范围内不会保持  $50 \Omega$  不变，所以实际的电路特性会有所不同。由于工作电流不同，电路特性也会不同。尽管有双线圈的共模扼流圈，但当电流增大到一定程度时仍会造成饱和，一旦磁心饱和，自感就会急剧下降，不再有衰减功能。市场上出售的滤波器都有一个额定的电流有效值并且假定在该值内工作，所以不会有饱和的问题。但是，典型的电源输入电流的振幅因数高（参见 7.2.5 节），而且峰值电流可达到滤波器额定电流有效值的 3 倍以上。虽然滤波器达到了额定条件，但峰值电流会过载，滤波器不起作用。

### 8.6.3 I/O 滤波器

与电源滤波器相比，I/O 线滤波器必须根据不同的应用进行选择，因此，除了少数设计优良的有大批量应用的滤波器以外，成品滤波器不常见。信号的带宽是最主要的变量，当带宽延伸到射频范围内时，如  $10 \text{ Mb/s}$  的数字接口和视频线，则用并联电容构成的低通滤波器就不能用了；除了共模扼流圈以外，能阻止共模噪声但对信号不起作用的滤波器都适用。相反，交换器或开关产生的慢信号用简单的电容器就可以滤掉。

虽然低通滤波器的截止频率可能比信号带宽高，但它会影响信号的波形。市场上已经有更复杂的滤波器模块，其截止频率处的幅度特性非常陡，可用来解决波形失真的问题。

I/O 滤波器也要求限制瞬态响应，并达到一定的安全范围，它是由板上滤波器电路的过电压容量决定的，一直是采用低通滤波器和瞬态抑制元件相结合的方法达到要求，瞬态抑制器元件使用的是齐纳二极管（参见 4.1.7 节）或变阻器。许多应用中，用分立元件构成滤波器就可以了，但在有快速上升的瞬态响应的地方，引线和导线的自感对电路抑制脉冲边沿的能力有很大影响，在这种情况下，加一个电容和一个变阻器元件就可以避免上面的现象，其中的电介质具有已知的低电压击穿特性。

### 8.6.4 穿通 (Feedthrough) 电容和三端电容

除了简单的电感以外，任何低通滤波器都使用了一个与信号通路并联的电容。理想的

电容能起到很好的衰减特性,即随着频率的增加,其衰减程度以 20 dB/十倍频程的速度增加,但实际的电容引线会弯曲缠绕,从而产生引线电感,在普通滤波器电路中,该电感对其高频特性产生影响。图 3.19 表明,在某一频率处阻抗最小,而随着频率的增加,阻抗会上升。如果电容是三端结构(参见图 8.17),则可以利用引线电感。




图 8.17 二端与三端电容器

引线电感与电容形成了一个 T 形滤波器,极大地改善了滤波器的高频特性,在上端的每个引线上增加了一个铁氧体磁珠能增加引线电感。当然,接地端要尽量短以保持低电感。三端结构形式能将小陶瓷电容的滤波效果从低于 50 MHz 提高到 200 MHz,这对超高频干扰特别有用。这种结构用表面贴装方式很容易实现,如图 8.17 所示。另外,要求元件的中心地端必须直接接地平面。

#### 穿通电容

任何带引线的电容,其效率始终受接地端电感的限制。为保证最终性能,尤其是在超高频或以上(军用设备经常达到这种频率)穿过屏蔽盒时必须加以保护。因此需要穿通结构的电容。

此处是直接将电容的外表面固定到金属保护物上完成接地的(参见图 8.18),因为电流在电容上是沿着 360° 范围传输的,不存在与端钮相关的电感,电容能在 GHz 频率范围内仍然保持较好的特性。利用将镀金属陶瓷分成两部分,再在内部加上铁氧体磁珠的方法制成  $\pi$  形滤波器,能够增大穿通电感。

市场上有各种电压和容量的穿通电容,但价格随尺寸的增大而增加。100 ~ 1000 pF 焊接型电容比较便宜,大约几十便士,但是用螺丝固定的较大的电容需要 1 ~ 2 英镑。如果需要低频特性好的电容,费用就更高了。在物理结构要求不严格的地方,便宜的方案是将大的、便宜的普通电容与小的穿通电容并联,大的普通电容能抑制低频信号。




图 8.18 穿通电容

#### 电路方面要考虑的因素

在使用任何电容性滤波器时，必须保证电路能处理附加的接地电容。如果要对处于射频下的独立电路进行滤波，这个问题尤难处理。射频滤波器电容为信号电路提供了一个现成的对地交流通路，严重降低了交流电的隔离功能，以至于射频滤波器实际上对低频差模干扰的敏感度增加了。这是独立的信号线与回路线之间电容的不平衡造成的结果（参见图 8.19），而且可能将射频滤波器电容限制在几十皮法。




图 8.19 穿通电容之间的失衡

如果同时对多个信号线滤波并用同一个接地点就会引起另一个问题，例如滤波器 D 形电路端子的分布问题，假如接地阻抗低，则不会有问题，但接地路径上的任何阻抗不仅会降低滤波特性而且会使信号线之间的信号互相耦合（参见图 8.20），导致设计串扰。因此，在滤波器连接时要小心，并且始终保证地端要接到外壳，保证外壳也是信号地。




图 8.20 通过滤波器电容的公共阻抗耦合

## 8.7 电缆和连接件

任何产品的电磁兼容性都受连接电缆的影响。在电磁场存在的地方，任何电缆都起到天线的作用，电磁场中的能量都会耦合到天线上。电缆中的感应电流与电缆磁场的相对方向、附近的导体及电缆长度有关。反之，通过射频电流的电缆辐射的场强也与这些因素有关。电缆长度有时可以控制，但方向永远无法控制（除非是系统设计师）。因此，需要进一步采取措施防止有害的电缆电流影响电路的正常运行，或防止在电路运行过程中产生有害的电流。

### 正确安装电缆套管端头

前面已经看到，可以在电缆接头处对信号线进行滤波。当无法装滤波器或滤波效果不佳时，就要将信号线接头用导体防护罩包起来，并将地接到设备的屏蔽体上，如图 1.17 所示。防护罩的作用是为感应电流提供返回路径，防止耦合到信号导体中，或限制信号导体中的辐射电流，防止产生外部电磁场。图 1.17 表示的是防护罩与屏蔽体间理想的连接情况，屏蔽体之间不存在孔洞和缝隙。如果将电缆固定到设备上并穿过导体套管，这样电缆的屏蔽体就会全方位地与环境相接触，这样就能保证无缝连接。一旦使用了连接器，就必须采用折中方法。

军品中连接器采用上面的设计方法来保证电缆罩在 360°范围内的良好接触，但是会引起价格和成本的上升。射频同轴连接器，如普通的同轴电缆接插件也满足 360°接触，但一次只能容纳一根信号线。许多多通道连接器没有提供合理的终端防护罩，而这正是其性能下降的原因。最常见的是套管上带一个“尾巴”或排扰线，并接到连接器的一个针上。EIA/RS-232F 接口标准（参见 6.2.5 节）中的 1 号针就是这个用途。更糟的是它根本就没有连接（参见图 8.21）。

在高频情况下，套管不连接根本就起不到屏蔽的效果，这也许是个推测，但不太明显的是尾巴式连接几乎与图 8.12 所示的一样差。尾巴式连接和全方位 360°连接的效果在低于 3 MHz 时差别不大，但在高频情况下差别可达 40 dB。这是尾巴电感的谐振效应引起的，频率有很小的变化，其效果就有 20 多分贝的变化量。

### 屏蔽罩

对于多针的连接器，最好的方法是用导电屏蔽罩将连接器罩住并固定到电缆套管上。屏蔽罩必须用螺钉直接与连接器的导电外壳相连，并且与配套的连接保持 360°的紧密配合。连接器用螺钉固定，再与设备外壳导通，如果违背上述要求，如没用螺钉直接与外壳相通，连接器没有配套的导电外壳，或没有使用屏蔽罩，并把导管固定到屏蔽罩上等，将影响系统的高频屏蔽性能。






图 8.21 电缆屏蔽接头

目前可以购买到超小型多针连接器，其结构符合上面的各项要求。如果使用恰当，其屏蔽效果很好。如果设计或安装不当，则上述优点可能全都不具备了。许多其他类型的多针连接器，尤其是填充绝缘体的可分式元件根本不适于做屏蔽式连接器，只能用在充分滤波的接口中或在屏蔽设备内的板上连接器。

## 8.8 电磁兼容性设计参考项目列表

- 电磁兼容性从开始设计:知道所需要的特性
- 选择元件和电路时始终考虑 EMC 问题
  - 使用低速和/或高抗扰度的逻辑
  - 使用优质的射频去耦合电源
  - 用 RC 滤波器将信号的带宽最小化，电平最大化
  - 在长的时钟线和数据线上使用电阻器缓冲
  - 每个微处理器配一个看门狗电路
- 印制电路板设计
  - 将干扰路径与敏感电路隔离
  - 布置不间断的地平面或地网格，使地电感最小化

- 在大电流或敏感电路中将回路面积最小化
- 使印制线和元件引线最短
- 电缆
  - 避免信号线与电源线并行布线
  - 通过连接器的合理设计,保证屏蔽在 360°方向连接
  - 高速数据线或大电流开关线路中用双绞线
  - 内部电缆远离屏蔽外壳的孔洞
  - 在带状或软电缆中使用多个地线或地平面
- 接地
  - 保证屏蔽、连接器、滤波器、密封体等有充分的接触
  - 保证连接方法,防止使其效果变坏
  - 不要给需要导电的表面涂漆
  - 大地接地线需短而宽,保证长宽比不大于 3:1
  - 布线时要防止公共地阻抗
- 滤波器
  - 在发射源和受感器上都使用电源滤波器;检查所需的额定电流
  - 为 I/O 线选择合适的元件和滤波器
  - 每个滤波器组要有良好的接地回路
  - 保证滤波器输入输出端导线分离
  - 对开关或马达等干扰源滤波
- 屏蔽
  - 根据频率范围确定屏蔽种类和范围
  - 用额外的内部屏蔽物将特别敏感的区域或噪声区封闭
  - 在屏蔽体上不能有大的或能产生谐振的缝隙
  - 在有长开口缝隙处用衬垫
- 在设计过程中要不断地测试和计算电磁兼容性

## 第 9 章 产品总体设计

### 9.1 安全性

任何电子设备设计时都必须考虑安全问题。大部分国家都有各种形式的产品可靠性法规,法规规定保证产品的安全是制造商的责任。为了重视安全性设计,将责任转移到了产品设计师身上。安全性包括:正常使用时要保证设备是安全的,为保证能安全地使用设备,要提供足够的资料,已经进行了充分的研究来发现、减少或最小化由设备造成的危险。

对不同领域的产品有不同的安全标准,有时候,标准是强制性的。在欧盟,低电压规范(73/23/EEC)适用于额定电压为 50 ~ 1000 V 交流和 75 ~ 1500 V 直流的所有电气设备,只有少部分例外,还要求成员国采取适当措施:

“保证要投放市场的电子设备符合欧盟强制执行的安全要求,如果正确安装、维修和使用场合正确,就不会危害人、家畜和财产。”

如果设备符合协调标准 CENELEC 或国标认可的标准,则可以认为它符合低电压规范。例如协调标准 EN 60065:1994“家庭或类似地方使用的以市电工作的电子或相关设备安全性要求”与 IEC 60065 对同一个方面的要求绝大部分都是一致的。EN 60065-1:2002 中“信息技术设备、安全和一般要求”与 IEC 60950-1 的一致。通过标记或认证书或制造商的说明就可以知道是否符合规范。规范中没有强制要求电气安全认证。

#### 电的危险性

电器设备的主要危险(绝对不是一个,参见表 9.1)有电击、电火灾。电击对生命的威胁性与流过身体的电流有关,小于 0.5 mA 的交流电无害,但大于 50 ~ 500 mA(根据持续时间不同)就会致命。只要把电流限制在安全范围内就能防止电击,与电压无关。俗话说:“吓人的是电压,杀人的是电流”。如果没有对电流进行限制,那么触到的电压值与身体的电阻就决定了危险程度。有效值低于 50 V 的交流电压,如果是与市电隔离的或是从独立的电源获得的,就属于安全外部低电压。对这种电源驱动的设备的要求可以放宽。

除电流和电压限制以外,防止电击的其他方法有:

- 发生故障时自动断电,参见 1.1.12 节。
- 接触不到有压部件。有压部件是任何部件,与它接触可能引起电击,它是在正常使用时可能被激励的任何导体,不仅是市电。

表 9.1 与电子设备有关的安全危险

危险	可能结果	原因
电击	电死, 由于肌肉收缩或燃烧至伤	接触有压部件
加热或可燃气	失火、烧伤	高温元件、散热、损坏的或过载的元件和导线
毒气或冒烟	中毒	损坏的或过载的元件和导线
移动部件、结构不牢	物理损坏	电机、机械强度不足的部件, 重的或锋利的部件
内爆/外爆	由碎片造成伤害	CRT、真空管, 过载电容和电池
电离辐射	辐射暴露	高压 CRT、辐射源
非电离辐射	射频烧伤, 可能是慢性的	功率射频电路, 无线发射机, 天线
激光辐射	眼睛损害, 烧伤	激光
声辐射	听力损害	扩音器, 超声波传感器

### 9.1.1 安全性的分类

IEC 60536 标准按设备与电源的连接方式不同将设备分成 4 类, 并对每一类的使用方法给出了指导意见, 这 4 类如下:

- 0 类: 仅仅依赖于基本功能模块的绝缘来加以保护, 无接地保护, 这种结构在英国禁用。
- I 类: 设备有设计接地, 通过绝缘提供保护, 但是将所有导电部件与保护地相接, 以防止绝缘失效。为提高设备的使用寿命, 始终要保持着有良好的接地路径, 而其安全性就与此接地路径的完好程度有关。
- II 类: 设备不提供保护地, 用其他绝缘手段进行保护, 例如双重绝缘或强化绝缘。双重绝缘是功能性绝缘外加一层辅助绝缘层。如果功能性绝缘失效, 辅助绝缘仍可以起到绝缘作用。强化绝缘就有一层绝缘材料, 但等效于双重绝缘的效果。
- III 类: 依赖外部安全低电压电源进行保护, 不会产生高于安全电压的电压。不要求像接地或双重绝缘之类的第二道防护措施。

### 9.1.2 绝缘类型

如上所述, 安全分级结构对绝缘提出了一些要求。安全标准的基本要求是在用户与电器灾害之间构筑至少两级保护。标准对不同形式的绝缘强度有详细的要求, 但原理比较简单。

#### 基本绝缘

基本绝缘提供了一级防护, 但不属于自动防故障装置, 另一级防护由防护接地完成, 绝缘失效时就由接地系统提供防护。

#### 双重绝缘

因双重绝缘体提供了两级保护, 所以不要求接地, 如果一层失效, 另一层起作用, 所以这种系统被看成自动防护装置, 双方框符号回代表了双重绝缘。

## 强化绝缘

两层绝缘体可用一层高强度绝缘体替代, 保护级别相同。

### 9.1.3 安全防护设计

接触不到有压元件有许多含义。设备外壳上的任何开孔要足够小, 使测试端接触不到有压元件(参见图 9.1), 测试端的尺寸在标准中有相应的规定。能穿过通风孔的小悬重物(如项链)必须是无压的, 这样在通风口后面就不得不使用隔板。




图 9.1 测试手指和小悬重物

如果防护罩能用手打开, 千万不要露出有压元件, 否则只能用专用工具打开, 或者用内部防护罩将电路的有压元件部分罩住, 最好将高压和电源部分与其他电路分开并分别用防护罩罩上。绝大部分电子设备的工作电压都低于 50 V, 如果电源隔离变压器的绝缘程度高, 那么信号电路可看成安全外部低电压, 因而不属于有压元件。

任何绝缘除提供满足要求的绝缘电阻和绝缘强度外, 要有足够的机械强度。检测时要进行跌落、碰撞、刮擦和振动实验。必须具有防潮性, 禁止使用吸湿性材料(如纸张和木材等易吸水), 各种标准根据电压防护要求不同, 规定了不同的漏电路径和无障碍路径的长度。例如 EN 60065 规定低于 34 V 时为 0.5 mm, 在 354 V 时上升到 3 mm, 依次类推。PCB 导体间距稍微宽松一点, 124 V 时为 0.5 mm, 1240 V 时为 3 mm。漏电路径长度(参见图 9.2)是指两导体元件之间沿绝缘材料表面的最短距离, 而无障碍路径长度是指空间上的最短距离。



图 9.2 漏电路径和无障碍路径长度



设备及其电源、任何保护接地或有压端钮上都要求打上清楚的、擦不掉的记号。电源线和接头必须印有标记以区分地线、中线和火线，I 类设备必须标有“注意：该设备必须接地”。保险丝座上也要标出额定值，电源开关要清楚地标出 **off** 位置。如果为了安全操作必须进行说明，则应始终在设备上标出。

任何含有有压导体的接头，在设计时要保证当接头分离时，漏出的插针要在接头的固定侧。如果接头含有接地保护电路，则保护电路应放在接头前，不放在接头之后（参见 **CEE-22 6A** 接头）。

#### 9.1.4 火灾

设备运行过程中不能过热，但也必须采取措施保证设备不过热或在出现故障时将可燃气体浓度降到一定程度以防火灾发生。设备产生的热量绝对不要降低安全性。故障一般是指任何元件、端口或绝缘体之间的短路（漏电路径和无障碍路径长度用来确定绝缘体间是否出现短路）电机失速、强制冷却等故障。

这些故障的一般表现形式为工作电流上升，导体局部过热。一般的防护方法是在电压或有过电流危险的地方进行限流，加保险丝、热熔断路器或断路器。也可以在可能过热的地方使用阻燃材料，如 **PCB** 层压板。

保险丝既便宜又简单，但如果预计的故障电流不比工作电流大很多时就要认真选择。要容易更换，为防止可能出现的更换错误，制造商必须在保险丝座上打上清楚的标记和更换说明。**7.2.3** 节对保险丝做了详细说明。

热熔断路器和断路器非常贵，但是当故障清除后容易复位。热熔器件必须与被保护器件紧密接触，如电机和变压器。

## 9.2 产品设计

实际上，本书的每一章都是关于产品设计的，正如绪论所述，杰出的设计师要能设计出产品或系统，而这些产品或系统要能够在所有相应环境下工作又要易于制造。

销售和市场工程师关心的是“这产品能卖吗？”和“能卖多少钱？”本书不涉及这个问题，但对于设计者而言却是个重要问题；假设设计者与市场部关系很好，市场部同事工作非常有成绩，但作为设计者也不得不考虑其他问题，如：

- 采购部能快速、便宜地购买到元器件吗？
- 生产部能快速、低成本地生产出产品吗？
- 易于检测吗？
- 易于安装吗？

在设计产品或部件时最好把这些问题记在心里。公司的财务状况以及所有员工的工作最终取决于它，最好的方法是按清单一项项检查。

### 9.2.1 清单

#### 原材料

- 设计过程中是否与采购人员沟通过？
- 元件是否能从多家卖主或制造商处买到？是否尽可能使用了工业标准器件？
- 替换的元器件是否兼容？
- 是否使用了在其他产品中用过的器件？
- 是否仅仅在绝对必要的地方使用了高精度元件？
- 如果使用了只有惟一货源的元件，那么卖主在价格和订货时间上有保证吗？他们可靠吗？保证每个器件上没有“新设计中不推荐使用”的警告吗？
- 公司有没有审查卖主产品质量的规定？如果有，是否增加该产品的卖主？需要对新卖主进行审查吗？

#### 产品

- 设计过程中与生产人员沟通过吗？
- 能否保证设计满足所有机械和电的要求？
- 机械设计能否保证元器件安装容易？
- 为保证检查和安装方便，元件尤其是有极性元件是否都按同一方向布在 PCB 板上？
- 分立元件，尤其是电阻、电容和晶体管等，是否尽可能使用相同的封装形式，相同的间隙？
- 是否已经将前、后面板及 PCB 间导线最短化，尽可能使用多端接头（例如 IDC）？
- 是否已将设计模块化并尽可能利用多个同样的模块单元？
- 所确定的焊接和安装工艺（波峰焊接，红外焊，自动插入、拾取和放置等）与制造能力是否兼容？放置机器能否处理所用的全部表面贴装元件？
- 如果产品需要特殊安装工艺（例如陶瓷涂层或保形涂层），或有特殊处理或安装 MOS-FET, LED, 电池，继电器等），那么生产人员和库房人员熟悉这些工艺吗？能应付吗？是否将这种需求最小化？
- 所有的 PCB 板上是否有足够的阻焊、导线和孔径、公差、丝印图例？检测和装配人员对这些图例熟悉吗？
- 装配图清楚吗？

#### 检测和校正

- 设计过程中与检测人员沟通过吗？
- 所有的调测点都标清了吗？容易找到吗？
- 使用了在焊接式导线连接前安装的易装件，如 DIL 开关或连接器吗？

- 电路设计中是否允许在必要的地方选择测试信号、分解测试和激励/响应测试(包括边界扫描)?
- 如果指定用 ATE 自动测试设备进行测试,PC 机上是否有足够的测试工具接口?是否已确定了自动测试设备程序和功能测试设备?
- 是否已编写并调通了适用于基于微处理器产品的测试软件?

#### 安装

- 产品是否安全?
- 产品是否有足够的电磁兼容性?
- 安装说明书或用户手册清楚、正确、易懂吗?
- 安装条件与安装要求一致吗?例如环境条件、电源、空间等。

### 9.2.2 静电放电的危险性

在设计实验室和生产环境下进行装配时,元件都存在这种危险,这就是由静电放电造成的损坏。静电放电能造成元件的彻底损坏,这在 4.5.1 节讨论过,最坏的结果是无法检测的性能下降,也能引起系统的暂时故障(参见 8.1.1 节)。

#### 静电放电的产生

当两个不导电材料相互摩擦时,电子从一种材料转移到另一种材料上,在材料表面上会造成静电荷的积累,材料运动引起的电荷量是表 9.2 所列各种材料摩擦电序距离的函数。另外也与接触紧密程度、间隔等级和湿度等有关。图 8.3 表明了静电压与材料和湿度的关系。由图可以看到,电压可能超过 10 kV。如果人身因运动积累了电荷,就可以通过元件端钮放电。根据器件的不同,其阈值电压也不同。对阈值电压较低的元件一般小于 1 kV,就会受到损坏。在几种影响静电的因素中,湿度是最重要的,如果相对湿度大于 65%(对于英国这种海洋性气候是常事)则损坏的可能性很小。相对湿度低于 20%,像美国这种大陆性气候是比较常见的,就更加危险。

表 9.2 摩擦电序

空气	正电逐渐增加
人体皮肤	
玻璃	
人的头发	
羊毛	
皮毛	
纸张	
棉花	中性的
木材	
硬橡胶	
人造醋酸纤维	
聚酯材料	
聚亚安酯	
聚氯乙烯	
聚四氟乙烯	负电逐渐增加

## 静电保护

要防止静电放电的破坏，就必须阻止静电的建立并释放或中和现有的电荷。同时，操作者要知道潜在的危险，常用的方法是：

- 将敏感器件或组件装在导电箱中，使用时再拿出来并保证标注清楚。
- 地面和工作台上铺上导电垫子，并通过  $1\text{ M}\Omega$  电阻接地。
- 将不导电物如聚苯乙烯杯子、合成材料的衣服、包装薄膜等清出工作现场。
- 操作者通过腕带、串联一个  $1\text{ M}\Omega$  电阻接地，以防电击。
- 将焊接工具接地。
- 用电离空气从非导体上中和电荷，或保持较高的相对湿度。
- 创造和保持无静电的安全环境。
- 保证所有操作者都熟悉静电放电的特性。
- 标出特殊存在的静电放电危险的电路区域，设计电路时要将暴露的高阻抗或无保护节点减到最少。

所有生产装配区都应该分割成防静电工作站，设计和开发实验室也应该如此，因为静电损坏的器件可能要花费大量的时间进行故障诊断。典型的防静电工作站布置如图 9.3 所示。1991 年的 BS CECC 00015 第一部分给出了静电敏感器件处理方法的实用规范。




图 9.3 防静电工作站配置(摘自 BS5783:1987 得到英国标准协会认可仿制的防静电工作台)

## 9.3 易测性

前一节中的核查清单中包含一些可测性设计项目，在产品的设计过程中充分考虑组装件或元器件的测试问题非常重要。在设计初期，应该已经知道测试部是否会进行电路内部的测试，手工功能测试，用自动测试设备测试，边界扫描或用这些方法联合测试等手段。这样在设计过程中就会预留出测试点和测试电路，这种方法非常有效。

### 9.3.1 电路内部测试

测试装配好的 PCB 板的第一步是确定板上的每个器件是否正确插入，型号和数值是否正确，焊接质量是否合格。手工装配工人插错元件，或极性错误，或甚至遗漏一个或一些元件都是可能的。自动装配一般认为不会出现上述错误，但也可能给机器错误地加载元件，或元件标号错误，自动焊接的成功率比手工焊接高，但因导线或焊盘不清洁而造成连接不良的情况依然可能出现。

电路内部测试的需要产生了自动测试设备和测试程序。PCB 上的每个节点必须进行探测，这就需要探针床测试夹具（参见图 9.4），而这种设备可根据 PCB 图的数据自动地设计出来。同样，根据电路原理图和元件的参数库可以算出各节点间元件的特性。

电路内部测试器能对每个元件进行电的测试，验证其特性、值和方位，通过给接到每个元件的节点加电压可测出相应的电流。通过保护的方法防止器件间的相互干扰，这项技术对分立元件非常成功，但不适用于集成电路，因集成电路的特性不能用简单的特性描述，因此，这种方法广泛地用于含有分立元件的电路板，并且其生产量大，因为编程和建测试夹具的开销非常大。它本身不能保证 PCB 完全正确，因此需要进行功能测试。

### 9.3.2 功能测试

功能测试是在接通电源、激励或特殊测试信号与输入/输出线接好后测试已装配好的电路板的功能。一般要和校准以及调整同时进行。对于低产量产品，一般根据测试仪器的情况，例如电压表、示波器、信号发生器等，可写一个测试步骤。也可以做一个专门的测试模板来模拟一些信号，与其他电路接口提供电源并与被测板连接。测试步骤包含一系列指令，如加电压 A，在 B 点观察信号，在 D 点将微调电容 C 调到最小，等等，还包含一些测试的极限数据。

这种方法的缺点是随着测试时间的加长，成本会增加，结果使每个板子的开销上升，影响最后的销售价格。但如果使用现有的测试仪器，成本可能就降低了，因为只需要一个简单的测试模块，而仪器是从测试部门借的。所以，这种方法最适用于小批量产品，因为不能分摊自动测试设备的成本。

其另一个隐蔽的缺点是不必对测试做绝对严格的规定，但可以靠测试人员的经验弥补



测试步骤和公差规定的不足之处。测试人员在测试中，一般要充分理解个别设计师与众不同的特点。工艺错误和不合理的测试极限可能被人工测试者所掩盖，如果这些信息没有反馈给设计者，那么就会失去改正的机会，在以后的设计中仍然会出现同样的错误。

### 自动测试设备

用自动测试设备进行功能测试可能更容易，这时，测试人员的作用降低了，只是负责装拆被测电路，按“运行”键，观察通过/故障指示器即可。总体上说这种测试是非技术性的工作，整个测试时间缩短到几分钟之内，将测试成本降到最低。

对自动测试仪器编程和搭建测试夹具时出现的成本代替了生产阶段初期的成本。前者与探针床式测试夹具相似（在某些时候就是相同的），用在电路内部测试（参见图 9.4）。如果要将所有的节点都连到测试接头，测试设备就需要一个模具，它能在计算机测试程序的命令下自动地将电路板连到一套测试仪器上。IEEE-488 标准总线就可以为此目的对台式计算机、远程控制仪表、信号发生器和其他仪器之间进行互联。

现在要求测试人员掌握的技术就是测试步骤，该测试步骤是由设计师或测试工程师写出的。在应用到产品上之前，无论如何都要认真检查确认测试步骤，因为没有专门技术能确定何时做出的测试是不合理的。设计和搭建测试夹具，对测试设备编写程序和确定测试步骤中包含的成本和自动测试仪器本身的成本需要仔细平衡，节省每个产品的测试成本，只有大批量生产的产品其价格才划算。




图 9.4 探针床测试夹具的原理

### 9.3.3 边界扫描和 JTAG

许多数字电路太复杂，无法用普通电路内部探测的方法测试，虽然探针床式接触测试方法能做成成百上千个测试焊盘，包括IC功能和引脚状态，但无法从电压和阻抗记录得到绝

① 1 英寸 = 2.54 cm——编者注。

对正确的结论。随着表面贴装元件的使用和 PCB 板双面安装精密元件, PCB 板的尺寸越来越小,这给测试带来了更大的困难,因此产生了另外一种测试方法,叫边界扫描测试。

#### 边界扫描测试的发展过程

1985 年,一个特别小组组建了联合测试行动组(JTAG)。JTAG 在世界上有 200 多个成员,其中包括大的电子和半导体制造商。该小组提出了电路板测试问题的解决方案并将该方案发展成为一种工业标准。他们随后开发出了一个标准,标准将硬件集成到相应的器件上并通过软件进行控制。这就是边界扫描测试(BST)。1990 年,IEEE 通过了该建议,并将其定义为 IEEE 标准 1149.1-1990“测试访问端口和边界扫描结构”,从 1990 年开始,1993 更新发布了补充标准 IEEE1149.1a-1993,1995 年又发布了 IEEE1149.1b-1994。

#### 边界扫描测试方法简介

边界扫描是在一条特殊类型的扫描路径上,器件的每个 I/O 引脚上都加了一个寄存器,虽然在引脚上需要有专用附加测试锁存器,但这种技术有许多重要的优点,最主要的是它允许元件级的故障隔离。推动边界扫描技术发展的主要原因是表面贴装技术的可测性。进行器件间连续测试的惟一办法是将表面贴装元件放到边界扫描路径中。在一个器件的输出缓冲器上加一已知值,在另一个与其相连的器件上观察输入缓冲器,用这种方法就能很容易地确定 PCB 网络的互联情况。测试出故障,表明有断路、焊接不良、桥接或静电放电造成的 IC 缓冲器故障等所有 PCB 板上一般性问题。

边界扫描方法的另一个优点是能将预先开发好的功能性组件用到扫描路径经过 IC 的 I/O 引脚上。为测试方便,IC 制造商和 ASIC 开发者都做了这种功能性组件。组件的一部分功能在进行电路内部功能性测试时也可以使用,这样就大量节省了开发资源。

边界扫描涉及的每个器件都有通用逻辑区并与输入输出相关联。另外,边界扫描路径包含一系列边界扫描单元(BSC),一般每个 IC 功能引脚有一个 BSC(参见图 9.5),各个 BSC 相互联接,在主 IC 的测试数据输入引脚 TDI 和输出引脚 TDO 之间形成一个移位寄存器扫描路径。正常工作时,每个输入和输出信号可自由通过 BSC,但在进入边界测试模式后,IC 的内部逻辑可能被断开,此时边界控制的工作方式是测试激励信号依次从边界扫描单元的输出端作用,而测试响应信号是在每个 BSC 的输入端捕获并输出进行检验。装配板上印制线路和附近 IC 的外部测试方法是在输出 BSC 处加测试激励,在输入 BSC 处捕获响应。必要时也可以进行应用逻辑的内部测试,方法是在输入 BSC 处加测试激励,在输出 BSC 处捕获响应。这种应用 IC 边界扫描路径的设计方法提供了一种嵌入式测试方法,能克服前面提到的物理上接触不到测点的问题。

在对每个 IC 进行边界测试时,IC 也可以通过扫描路径接收指令,执行内置的自测试,而且结果也可以通过同一路径进行检验。边界扫描不仅限于单个 IC,可以将板上的多个 IC 连接起来构成一个扩展扫描路径(为加快测试速度,常常被分块或分段),可以将整块板看成一

个系统来测试，其扫描路径沿着电路板的边界包围了所有接头，使用的边界扫描单元也是专门设计的。




图 9.5 边界扫描原理

器件

每个与 IEEE 标准的 1149.1 兼容的器件都有 4 个附加的引脚，两个是控制引脚，输入输出串行测试数据引脚各一个。这几个引脚构成一个“测试访问端口”(TAP)。作为兼容器件，它必须有一些基本的测试部件，但标准也允许设计者增加测试部件来满足要求。符合 JTAG 的器件可以是微处理器，微控制器，PLD，CPLD，FPGA，ASIC 或任何符合 1149.1 定义的分立器件。TAP 的引脚是：

- TCK: 测试时钟输入，移位寄存器的时钟与系统时钟是独立的。
- TDI: 测试数据输入，数据通过 TDI 移入器件。
- TDO: 测试数据输出，数据通过 TDO 移出器件。
- TMS: 测试模式选择，TMS 命令可按 JTAG 技术说明中的定义选择测试模式。

1149.1 手册规定，在 IC 的每个数字引脚处都有设计到 IC 逻辑中的独立的移位寄存器单元，这个被称为边界扫描单元(BSC)的独立单元把 JTAG 电路与 IC 内核逻辑连接起来，IC 的所有 BSC 组成了边界扫描寄存器(BSR)，其长度当然由 IC 引脚数决定。进行 JTAG 测试时，BSR 逻辑有效，而 IC 在正常运行期间 BSR 是无效的，为测试其他器件，扫描路径中也包含一个 1 比特的旁路寄存器。

与 JTAG 器件间的通信是用硬件控制器完成的，硬件控制器或是插在 PC 机插槽上或是使用独立的编程器，控制器在 PCB 板上与 TAP 相通，TAP 可能只连接一个器件，也可能连接多个器件。设计师或测试部门必须写出软件以执行边界扫描编程和测试。

边界扫描法在许多其他需要进行 PCB 外部访问的地方都可以使用，例如闪存器件的编程。

如何决定是否使用边界扫描

面对越来越复杂、紧凑的电路,边界扫描方法尽管有许多优点,但也不是无成本的,它在 IC 上有大量的逻辑开销,在电路板上实现 TAP 也需要少量的开销,测试部门需要一些资源投资,要熟悉这些方法,还要对每个产品编程。可根据下面的规则<sup>①</sup>(有关 ASIC 设计)大致判断使用边界扫描方法是否划算。

- 小于 10 000 门的设计:一般不太复杂,不需要结构化的测试手段。压缩的开销太大,不必调整。非结构化的,良好的设计就足够了。
- 大于 10 000 门小于 20 000 门的设计:在这样的密度条件下,设计过程中应该考虑结构化技术。非结构化、优化设计对不含存储器的高度组合的电路也许可以。如果增加了时序电路、反馈和存储器,使电路的复杂程度增加了,就应该考虑结构化方法。为减少周期时间和提高诊断等级,应该考虑用边界扫描方法来测试。
- 大于 20 000 门的设计:这种密度的复杂电路一般需要结构化的方法来实现高排错率。在这种密度下,很难控制或观察深度嵌入的电路,与结构化可测试性方法相关的开销也是合理的、可以承受的。

### 9.3.4 设计技术

在设计电路时,有许多方法可以使电路易于测试或难于测试。第一步是确定如何测试电路,它是由电路的复杂度、产品的预期产量和测试部门的能力决定的。

探针床

如果打算用探针夹具,那么 PCB 板的结构要合适。电路板周边要留出足够大的空间,保证所有的孔要填死,才能产生足够的真空压力把板子压到探针上。如果准备用夹紧式夹具,要留出夹紧的空间,确定需要加电的节点,然后在布板时在背面布好探测焊盘。为方便测试夹具钻孔,这些焊盘应分布在 0.1 英寸(2.5 mm)的网格上。如果电路板布置紧凑,网格也可以缩小到 0.05 英寸或 1 mm。不要用元件引脚焊盘作为探测焊盘,因探针压力可能会引起接触不良。要保证提供工具孔并精确定位。

探针床夹具会将许多耦合紧密的长导线连到电路的焊盘上,这会严重影响电路的杂散电抗,从而改变了电路的高频响应特性。实际上,它不适合于高频电路或高速数字电路的功能测试。

测试接口

如果测试部门不想使用探针床,则有必要将测试点引到测试接口上,因为接口可能只使

<sup>①</sup> 源自“IEEE Std 1149.1(JTAG)Testability Primer”,Texas Instruments,1997。

用一次，所以可以用简易的带状电缆，通过开关控制，配套的测试夹具就可以将这些接口的信号直接送到测试仪器中。当然，现有的连接器如多路插头或印制板插座上未用的引脚也可以用来传输测试信号，但是要注意不要把长测试线从电路板的一面接到另一面从而影响电路的串扰、噪声敏感度和稳定性。最好是布置局部测试接头。

#### 电路设计

有许多设计窍门能使测试得到简化。其中一个简单的方法就是在需要输出端反激励的地方或要测电流的地方加一个串联电阻 [参见图 9.6(a)]。电阻的成本与这种方法节省的时间相比很小，当然必须保证接入电阻不能影响电路的正常工作。未使用的数字门输入要接上拉电阻，不能直接接到电源或地端 (参见 6.1.5 节)，并且这个点也只能在测试时用于禁止或使能逻辑信号 [参见图 9.6(b)]。




图 9.6 使用附加的测试电阻

图 9.6(b)中的电路可以再加一个逻辑转换电路，使输入的数据或定时信号既可以来自于电路板上，又可以来自于外部测试设备。如果测试时普通的系统时钟太快或太慢，则转换逻辑就非常有用了。时钟源接到两输入端数据复用器，如 74HC157，外部时钟通过测试接头接到另一个输入端，如图 9.7 所示。正常运行时，时钟选择输入和测试时钟不与输入端连接，系统时钟直接通过复用器。




图 9.7 用数据复用器进行测试时钟选择



如果准备对一个含微处理器的电路板进行测试,则在主程序存储器中驻留一套小测试软件会有许多优点。开机时,通过读取测试线或探测点相连的数字输入信号来激励该程序。如果测试输入有效,程序就跳转到测试子程序执行测试功能,为使测试设备能监视电路,需要连续不断地按预定方式检测所有的输入、输出和控制信号。测试软件的运行当然与微处理器内核的功能有关,而测试软件总线和控制信号的互联是免维修的。

就前提提到的技术而言,对更复杂的数字系统进行测试和调试不是很容易的事。9.3.3节所述的边界扫描方法是针对这种系统的,而且从一开始设计时就要考虑把扫描电路设计到系统中,因为它需要大量的电路开销。

## 9.4 可靠性

电子设备的可靠性在某种程度上可以量化,而可靠性作为一个独立的学科已经发展起来了。本节将为那些无可靠性工程部门可供支配的设计师介绍可靠性的知识。

### 9.4.1 可靠性的定义

可靠性本身具有严格的定义,即“在指定时间和环境条件下,系统无故障运行的概率”。可表示为一个具体的数,如 90%,但是它受三个量的控制:

- 关于故障的规定,许多系统可能在测试过程中出现小故障,但不是彻底失效。
- 指定的工作寿命。没有任何设备能永远运行;可靠性必须指设备的合理生命期或指某个规定的期限。设备的已用年限可能影响故障率,但可靠性定义中不包含该因素。
- 关于环境条件的规定。温度、湿度、腐蚀性气体、灰尘、振动、冲击、电源和电磁场干扰等都对设备的正常工作有影响。如果定义中不包含这些因素,可靠性就没有意义。

如果所生产或购买的产品的可靠性是在一种条件下定义的,却希望在另一种条件下使用,则如果不了解这些参数对设备的影响,就无法保证可靠性适用于新条件。

#### 平均故障间隔时间

对大多数电子设备,其故障率(用  $\lambda$  表示)是常数。在运行初期故障率可能较高,而随着易损件的失效和更换又会下降,但是接近寿命的后期,元件可能会开始损耗和腐蚀,故障率又开始上升。确定时间内故障率的倒数称为平均故障间隔时间 (MTBF),一般用小时表示,而故障率用每小时故障数表示。例如,10 000 小时的 MTBF 与 0.0001 次/小时的故障率是等效的。MTBF 的优点是它与运行周期无关,因此用起来比可靠性方便。

#### 平均无故障时间

用 MTBF 衡量设备的可靠性的前提是假设修复故障后又投入使用。对于不可修复的元件,其可靠性用平均无故障时间 (MTTF) 来表示。该值可用统计方法算出,即从一批元件中

抽出一些样品进行观察并记录每个样品的工作寿命，这个过程叫寿命测试。这批元件的 **MTTF** 就是其寿命的平均值。

#### 可用性

对系统用户来说，他需要知道所用系统可用性是多少。该值是系统加电并工作的时间与总工作时间之比。这两个时间之差是系统故障和维修时间，即：

$$A = [U / (U + D)]$$

系统可用性也可以用平均故障间隔时间( **MTBF** )和平均无故障时间( **MTTR** )来表示，即：

$$A = [MTBF / (MTBF + MTTR)]$$

某个系统的可用性可以根据运行数据记录进行监测，也可以用于验证 **MTBF** 和 **MTTR** 值，也可以理解为某一给定时刻系统工作的可能性。

### 9.4.2 可靠性的成本

提高可靠性也需要成本投入，为保证可靠性所作的努力越大，设计和开发成本就越高，而且对元件的性能要求越高，其成本也越高。例如，大量使用高额定值的输出晶体管以改善音频功放的可靠性就可能增加成本，同时也会大大增加功放的销售价格。另外，如果使用低额定值的晶体管会降低功放的售价，但用户会发现其总的运行成本一直在累加，因为要频繁地更换输出晶体管。因此，一般是要减少运行成本或生命期成本，增加元件成本，即增加系统设计可靠性，这就引出了系统“最佳”可靠性的概念。图 9.8 对这种变化趋势进行了说明，设计目标就是尽可能地接近最佳点。




图 9.8 可靠性和成本间的关系

当然，只有严格按经济学术语评价不可靠性成本时才使用这个概念。安全性极为重要的系统，如核反应和化工厂控制器、铁路信号传输或重要的飞机电子设备必须符合规定的可靠性标准，并且设计的目标就是要保证可靠性等级，成本问题就是次要因素了。

### 9.4.3 可靠性设计

电路设计者的目的就是在成本限制范围内将设计的故障率降到最低限度。为达此目的必须考虑以下因素:

- 用有效的散热方法使温升降到最低
- 尽可能少使用高敏感性元件
- 使用可靠度高或有质量保证的元件
- 指定采用屏蔽性好或内嵌的测试方法
- 用最少的元件设计出最简单的电路
- 在元件级采用冗余技术

#### 温度

高温是所有电子器件损坏的最主要原因,因此降温就非常重要。温度升高加快了元件的损坏速度,因为元件内的化学反应控制着导接线断裂,污染物生成或其他进程。温度升高时反应速度加快,从而加快了以上各种进程,从而使元件加速老化。反应速度由阿伦尼乌斯方程确定:

$$\lambda = K \cdot \exp(-E/kT)$$

其中:  $\lambda$  表示故障率

$K$  是与元件类型有关的常数

$E$  是反应的活化能

$k$  是玻尔兹曼常数  $1.38 \cdot 10^{-23}$  J/K

$T$  是热力学温度

许多反应的活化能为 0.5 eV 左右,随着温度每升高 10℃,其故障率大约要增加 1 倍。对于含有许多元件的一般电子设备,随着温度的升高其可靠度会降低。在计算可靠性时上述规则就比较有用。一些反应的活化能比较高,则随着温度的升高,其故障率增长的速度也加快。

9.5 节将讨论温度管理问题。

#### 降低额定值

使元件充分地工作在标称额定值以内会使可靠性有显著的改善。对大部分元件,额定值是指电压额定值或功率额定值或同时指两者。

以电容为例,一般要先确定最坏条件下电容应该承受的最大直流偏置电压,然后选择电容,使最高额定值大于此偏置电压,选择的电压额定值过大会使元件体积增大,成本增加。

但是,电容的寿命测试表明,当工作电压接近最大工作电压时,其故障率随电压的 5 次

方增加。因此,当电容的电压是额定值一半时,其故障率要比额定电压时的故障率低 32 倍。假设将电容的额定值提高到所需额定值的两倍,器件的尺寸,重量和成本并未成倍增加,用这种方法改善可靠性是非常有效的,这就是“降低额定值”的含义。

许多情况下使用降低额定值的电容并不难,例如小型薄膜电容的额定值最小为 50 V 或 100 V,但常用在 5 V 电路之中。但电解电容工作电压一般接近其额定值。由于其结构特殊,这种电容的故障率高。电解液有“干燥”的趋势,尤其是在高温条件下。因此,如果将这种电容的额定值大大降低来使用,虽然成本较高,但其故障率有极大改善。

降低电阻的额定功耗能降低其内部温度,从而降低故障率。在低电压电路中不必核查任何元件的额定功耗,数值小的部件除外。例如在电路中使用 0.4 W 的金属膜电阻,最大电源电压为 10 V,可以断定所有大于 500  $\Omega$  的电阻,其最大功率至少比额定功率降低了两倍。一般情况下,这个比例就可以了。

半导体器件的额定值一般用额定功率、电流和电压来定义,将所有这些额定值降低使用能够降低故障率。最主要的是功率消耗,它与温升、散热条件以及工作电压,尤其是存在可能的暂态过电压有密切关系。

#### 高可靠性元件

元件或产品的质量对生产商的声誉影响极大,所以绝大部分生产商会尽最大努力地避免生产有缺陷的元件。但是在生产过程的每个阶段,检查和更换故障元件都会造成成本极大提高。这些生产工艺包括物品内部检查、电路板装配过程、测试和最后安装、局部修整到结束。在生产之前要确定花费更多的成本购买有可靠性保证的元件是否值得(虽然用户对元件采购没有强制的要求)。

#### CECC

最初是因为军品对可靠性的重视程度高于对成本的重视程度,所以才提出了对高品质元件的长远规划。最近许多商业客户也发现对元件进行规定的必要性。欧洲的 CECC(CEN-ELEC 电子元件委员会)规划方案满足了对质量评价普通标准的需求。它已经包含了早期英国的 BS9000 系列标准。CECC 文件指的是“电子元件公认的质量评价体系”。

CECC 系列方案对所有类型的元件都做了一般性的规定,包括物理、化学和电的特性,并提出了测试要求。对个别元件没有规定。

#### 应力筛选和老化实验

这些规定包括一些等级的应力筛选,应力筛选是指在某种应力下对元件进行测试,一般指在给定时间内,在提供了温度、有振动、潮湿环境下,施加最大的额定电压进行测试。这个实验也叫“老化”实验,其原理是在应力条件下运行能加快失效速度,不耐用的元件会提前损坏。这样在出厂前,这种部件就被筛选出来。一般的测试时间为 160 小时,温度为 125℃。

另一种实验是令温度在允许的温度极限之间反复变化，这样就能发现因不良焊接或其他机械故障造成的失效。

这种应力筛选法可应用于任何元件，不仅适用于半导体器件，而且还适用于完整装备。如果不敢保证新设计产品的可靠性，最好的方法是在产品出厂之前，抽取一小批进行应力筛选，从而找到所有经常出现的故障。这种方法在时间、仪器和库存方面的开销非常大，低价产品无法补偿这部分费用，因此这种方法不适用于低生产量的产品。如果客户愿意支付这部分费用，也只能作为一种测试标准。

#### 简化设计

电子装置的故障率大约等于所有元件故障率的总和。这是在假设一个元件故障就会引起整个装备故障的前提下得出的结论。这种假设未必是合理的，但仍然要做这种假设，否则必须找出每个元件故障或各种联合故障，从而才能确定整个装置的故障模式。如果客户不愿支付大量的开发成本，那么这种方法就是不现实的。

在这种假设条件下，减少元件数量就能减少整体故障率。这样，在电路设计中就表明了一种设计原则：最高的可靠性来自于最简单的电路。用 Occam 剃刀（在不必要时不要增加实体）将元件的数量裁到最小。

#### 冗余技术

在系统级使用冗余技术能保证系统的可靠性，即把两个或多个子系统的输出接到一起，这样当一个系统发生故障时，其他系统仍能保证系统正常工作。多电源供电就是一个典型的例子。每个电源都接到同一个配电线路上（通过二极管隔离），而且每个电源都能提供满载电压，如果忽略互联的可靠性，去掉普通形式的故障（例如市电消失），则所有电压同时发生故障的概率为每个电源故障的概率之积。

该原理也可以在元件级应用。如果单个元件的故障率太高，那么根据对故障模式的规定就可以串联或并联冗余元件，这种技术在某些领域是强制执行的，例如安全仪器本身，图 9.9 表示的是冗余齐纳二极管的箝位作用。当输入端电压因故障升高时，齐纳二极管能将电压箝位在势垒电压以内，以保护后续电路。单独一个齐纳二极管无法保证规定的可靠性，所以另外又加了两个并联二极管。即使三个二极管中有两个出现开路故障，仍然能实现箝位的功能。二极管之间互联必须牢固，不能影响连接的可靠性。




图 9.9 内嵌齐纳二极管保护栅



通常要提供一些资料用于检测或标识元件或子系统故障，以便于维修和更换。否则，一旦冗余部件已经失效，系统的整体可靠性就会严重下降。

#### 9.4.4 平均故障间隔时间的意义

9.4.1 节定义的平均故障间隔时间 (MTBF) 在仪器投入生产之前就可以计算出来。假设任何一个元件的故障都可导致整个装置出现故障，则每个元件的故障率之和就是整个设备的故障率。这种方法的前提条件是设备中所用元件所需的故障率数据资料充分。

定型元件的故障率数据是可以获得的。最常用的就是由美国国防部发布的 MIL-HDBK-217, 现在已是第 5 版。该手册列出了通过实际故障测试得到的各种元件的故障率原型和表格。每个元件的故障率可根据其运行条件、环境条件、降低额定值因素、结构原理以及封装型式等得出。集成电路还包括复杂程度和插脚引线等因素。英国电信手册 HRD4 也是失效率数据的另一个来源, 它广泛应用在电信领域, 但有点不全面。

这些数据的缺点是不能及时更新。严格意义上的故障率数据需要多年的积累, 所以从表中得到的数据应用到新的元件上就不够精确, 尤其是对集成电路。一般, 老旧的故障率数据比较令人悲观, 因为元件的可靠性一直在提高。

在元件级计算故障率非常困难, 因为必须考虑元件的工作条件, 尤其是电压和功耗, 才能得到准确值。现在有专门计算可靠性的软件包, 可用计算机计算故障率。因许多情况下这些条件差别很大, 无论如何也无法得到所有情况下的实际故障率值。

公布的 MTBF 数据并不是元件能实际运行的时间, 也不表示它在不同环境和工作条件下仍能处于良好的工作状态。这些数据主要是市场部为使说明书更具吸引力才使用的。但是在以下两个方面 MTBF 数据还是有价值的:

- 对设计者来说, 它可以提示设计者, 在哪些地方提高可靠性最有意义。例如, 电解电容器故障是整体故障率高的主要原因, 这样就可以很容易做出判断, 是选择降低额定值的方法好还是加冗余元件的方法好, 不必费时间优化哪些对整体故障率影响小的元件。
- 对于服务工程师来说, 有助于判断确定可能的故障元件, 对减少服务维修时间非常有意义。

#### 9.4.5 设计故障

在结束可靠性设计内容之前, 应简短地提一下一个非常现实的问题, 即设计者自身的可靠性。如果因为设计不当造成电路故障, 那么尽管使用高可靠性元件或采用了所有应力筛选方法或冗余技术等也都是没有意义的。设计故障产生的原因可能是设计者经验不足, 不注意或能力差, 也可能是因为项目要求的时间太短, 以至于无法进行必要的反复核查。计算机辅助设计技术和仿真技术能降低设计故障, 但不能完全避免潜在的人为错误。

## 设计审查

避免设计故障的有效又省力的办法是让产品开发部门负责对设计进行经常性的审查。这样,对设计者而言可能不是很明显的错误由同事间的互相审查找出来。审查内容包括电路的基本原理正确、成本效益、是否考虑了所有元件的精度、部件的工作条件是否超出了其额定值,等等。审查的深度由工作组现有的资源条件决定;审查者应该与被审查项目无任何联系,这样,他们才能对那些深层次的无根据的想当然行为提出质疑。通常审查的效果与公司提供的资源有关,也和设计者是否愿意接受审查有关。这时人之间的冲突曝露出来,每个设计者在他们的职业生涯都会有拿手的技术和独特的个性,如果没有本质上的问题,他们不会受到批评,但是为避免投资浪费,有必要对设计品质进行审查。

## 9.5 散热管理

电子元件在工作过程中必然要消耗功率,流过非理想元件的电流会在元件内部消耗一些功率,功率会使温度上升,如果消耗的功率小于  $1\text{ mW}$ ,温升远达不到  $1^\circ\text{C}$ 。当功率以  $\text{W}$  计时,温度上升可达几十或几百摄氏度。因温度过高会损坏元件,所以必须将元件的工作温度限制在一定值内,这就是散热管理。

### 9.5.1 利用热阻

热量通过传导、对流和辐射方式或者三种方式相结合的方式传递,对设计师而言,热分析很有吸引力,因为通过电模拟的方法很容易进行热分析。消耗功率的元件会散发热流,假设周围环境温度恒为常数  $T_A$ ,并且能无限地吸收热量,则会看到热流穿过各种热介质向环境中传递。这样,可用电流源代表热源,电阻代表热阻,任何一点的温度都可以用相对于  $0\text{ V}$  的电压代表。热量可以用相对于  $0\text{ V}$  电压的电容来表示。 $0\text{ V}$  参考电压不代表任何确切的热模拟量,但是代表  $0^\circ\text{C}$  比较方便,因此, $0\text{ V}$  电压确切地代表了  $0^\circ\text{C}$ ,这些对应关系列在表 9.3 中。

表 9.3 热与电的相应关系

热参数	单位	电模拟量	单位
温差	$^\circ\text{C}$	电位差	$\text{V}$
热阻	$^\circ\text{C}/\text{W}$	电阻	$\Omega$
热流	$\text{J/s(W)}$	电流	$\text{A}$
热容	$\text{J}/^\circ\text{C}$	电容	$\text{F}$

图 9.10 画出了最简单的普通模型与其电模拟图,可以用电路理论分析模型并得出热源的温升方程:

$$T = P_n \cdot R_n + T_A$$




图 9.10 高温元件向周围环境的热传递

温度决定了元件的可靠性,因此,在电子设计中,温度是主要考虑的因素。 $P_D$ 、 $R_\theta$  或  $T_A$  的减小都会降低温度  $T$ 。环境温度一般无法控制,但它是一个有具体要求的参数(参见 9.5.4 节),一般假设周围空气(或冷却介质)具有无穷大的热容,这样无论产品向环境中释放多少热量,它始终保持不变的温度。期望的运行环境决定了周围的温度范围,在计算热量时,要使用温度范围的边界值,温度越接近  $T$  的最大允许值,设计工作难度越大。一般情况下,是要对给定的功耗进行管理,可随意调整的惟一参数是热阻  $R_\theta$ ,它可用散热器方式调整。

利用导热率和热传递面积分析热流和温升有许多其他方法。元件生产商一般提供热阻和最大允许温度等数据,所以用这些参数进行热分析计算最容易。

#### 传热路径分支

如果已经获得了元件对周围环境的直接热阻,元件固定方法也很简单,则用图 9.10 的基本模型就可以了。对于固定方式复杂,传热路径也复杂的元件,也能容易地建立模型,最普通的应用是通过绝缘垫固定到散热片上的功率半导体器件[参见图 9.11(a)]。




图 9.11 散热片上功率器件的热传递

其等效的电模型如图 9.11(b) 所示。其中  $T_j$  是结温度, $R_{\theta-j-c}$  代表器件结与外壳间的热阻。所有功率器件制造商都把该值列在数据手册中,低功率器件的数据手册也常常对器件降低的额定功率利用该参数,单位为  $W/^\circ C$ 。最大允许温度  $T_j$  列在每个数据手册的最大额定值部分,它是在温度计算中确保不能超过的一个参数。

$R_{\text{oc-h}}$  和  $R_{\text{h-a}}$  分别是外壳与散热器, 散热器与周围环境间的热阻。  $R_{\text{oc-a}}$  代表外壳与周围环境间的直接对流热阻, 如果散热器很大, 则该值可忽略不计。

为清楚理解有关计算, 举例如下:

一个型号为 **IRF640** 的功率型 **MOSFET** 器件, 稳态时消耗的最大功率为 **35 W**, 固定安装在散热器上, 散热器的热阻为 **0.5°C/W**, 绝缘垫的热阻为 **0.8°C/W**, 环境最高温度为 **70°C**, 求最高结温度。

由题可知,  $R_{\text{oc-h}} + R_{\text{h-a}} = 1.3\text{°C/W}$ , **IRF640** 参数手册中列出的结与外壳间的热阻为  $R_{\text{ja-c}} = 1.0\text{°C/W}$ , 所以结温度为:

$$T_j = 35 \cdot [1.3 + 1.0] + 70 = 150.5\text{°C}$$

该值恰好超过最大允许结温度 **150°C**, 可靠性处于边界, 因此需要一个大的散热器。但计算中忽略了结与周围环境间的热阻, 其值为 **80°C/W**, 它与其他热阻并联, 如果计算时包含了这个因素, 则:

$$T_j = 35 \cdot [2.3 \times 80] / [2.3 + 80] + 70 = 148.25\text{°C}$$

改善效果很小, 不够可靠。

这个例题中对额定功率有误解, **IRF640** 的额定值为 **125 W**, 即使散热器非常大 (**0.5°C/W** 时需要散热面积为 **80 平方英寸**<sup>①</sup>), 在大于 **35 W**, 环境温度大于 **70°C** 时, 它也无法安全工作。实际上, 额定功率是定义在 **25°C** 的外壳温度下的; 因结与外壳间存在热阻, 外壳温度高时就需要对元件进行降低额定值使用。在实际使用中, 外壳温度不可能维持在 **25°C**, 除非是在北极圈。功率器件制造商在其数据手册中都发布有降低额定值曲线, 要根据这个曲线来进行散热计算, 而不是根据绝对的最大额定功率。

顺便说明一下, 如果完成散热设计后发现所需的散热器太大, 那么减小整个系统的热阻的方法成本最低。方法是用两个 (或多个) 晶体管的并联代替单个器件。虽然每个晶体管的热阻不大, 但因为每个晶体管的功耗减半, 从而使每个晶体管的热流也减半, 最终使结的温升也减半。

#### 热容量

前面的分析中假设了热流是稳态的, 换言之就是功耗为常数。如果用它描述某个实际应用不合适时, 则需要考虑散热器的热容, 图 9.11 中的电模拟电路就可以修改为图 9.12 中的电路。

① 1 平方英寸 ( $\text{in}^2$ ) =  $6.4516 \times 10^{-4} \text{ m}^2$  —— 编者注。

由此可见,随着功耗的增加,散热器温度  $T_h$  最终也会增加。这个过程可以由  $T_j$  反映出来。 $T_j$  受  $R_{j-c}$  和  $R_{c-h}$  的限制,一般要用几分钟,甚至可能几小时才能升到其最大值。 $C_h$  的值与散热器金属的质量、热储存能力有关。普通金属材料的这些参数列在表 9.4 中。举一个例子,热阻为  $1^\circ\text{C}/\text{W}$  的铝散热器,体积为  $120\text{ cm}^3$ ,则其热容为  $296\text{ J}/^\circ\text{C}$ 。热阻与热容之积为理想时间常数  $296\text{ s}$ 。




图 9.12 改进的电模拟电路中包含的热容

热容不会影响最终的稳态温度,只会影响达到稳态温度所需的时间。但如果热量输入是瞬态的,具有占空比低,冷却时间长的热脉冲,那么热容大就会减小  $T_h$  和  $T_j$  所能达到的最高温度。若有必要,则可用图 9.12 的等效电路进行分析。严格地说,其他传热元件也有相应的热容,分析时如果有必要也要考虑进来。

#### 功率器件的瞬态热特性

在实际应用中,器件中消耗的功率包含连续的低占空比的周期脉冲,其周期比散热器温度时间常数小,则极限条件应该是瞬时或是最大结温度,不是平均温度。此时,需要查曲线确定瞬时热阻。功率半导体制造商会提供曲线,提供的方式是给出对应于功耗占空比与  $R_{j-c}$  相乘的修正因数。图 9.13 给出了 IRF640 的一系列曲线。因为大多数应用中的脉冲要比散热器的温度时间常数小得多,所以  $R_{h-a}$  和  $R_{c-h}$  直接与占空系数相乘,这样结温度计算如下:

$$T_j = P_{\text{Dmax}} \cdot [K \cdot R_{j-c} + \delta \cdot (R_{c-h} + R_{h-a})] + T_A$$

其中  $\delta$  是占空比,  $K$  值由图 9.13 中各  $\delta$  对应的曲线查到。 $P_{\text{Dmax}}$  仍然是传导周期的最大功耗,而非整个周期的平均值。当频率大于几  $\text{kHz}$ ,占空比大于 20% 时,每个周期之间的温度变化非常小,最大结温度由平均功耗决定,所以  $K$  趋近于  $\delta$ 。

一些应用中,尤其是射频放大器或开关驱动高感负载,可能会在半导体模块上造成严重的电流浪涌现象,这使基于热阻或瞬时热阻抗的方法无效。在这种情况下,必须确定安全操作区和  $di/dt$  的极限。

### 9.5.2 散热器

正如前节所述,散热器是用来在热源和周围环境间提供一个低热阻路径。严格讲,吸热



的是周围环境，通常所说的散热器实际上只是一个热交换器。它本身不吸收热量。大多数情况下是空气吸热有时也可能是其他物质。例如作者引用一个虚构的设计，假如有一个额定功率为1 kW 的音频放大器，它的功率晶体管焊接在一个中央热辐射器上，辐射器用连续不断的水来冷却。有些具有非常高的功率密度的设计就需要采用这种手段来保证充分的散热效果。




图 9.13 IRF640 的瞬态热阻抗(来源:国际校正仪)

市场上有各种各样的散热器。有些类型预先打好了安装孔，与普通功率器件的封装相配套。所有的散热器都提供热阻等特性说明数据，这些数据一般都是以翅片竖直排列，空气自由流动时定义的。如果没有非常特殊的要求或非常大的数量，不值得自行设计，况且还需要费力地自行测试散热特性。一些功率器件生产商的应用手册中包括了散热设计的相关内容。

散热器主要是通过对流方式将热传递到周围空气中，而辐射方式所占的比例很少。对流的效率与对流媒介相接触的表面积直接相关，这样在给定体积和重量下，设计出使接触面积最大的散热器结构，才是最优秀的翅片设计。翅片的方向非常重要，要保证对流的空气能从表面上移过并逐渐变热。当空气被加热后，就会向上运动。所以，要将翅片竖直排列，使大量的空气穿过翅片，这样就能获得最好的对流效果；水平安装时，对流效率下降约 30%。

表 9.4 普通金属的热特性

金属	表面处理	热容 (J/cm <sup>3</sup> /°C)	整体导热 率(W/°C/m)	表面发射系数 ε (热黑体为 1)
铝	抛光处理	2.47	210	0.04
	粗加工			0.06
	油漆			0.9
	无光阳极氧化			0.8
铜	抛光	3.5	380	0.03
	机械加工			0.07
	黑色氧化			0.78
钢	普通加工	3.8	40~60	0.5
	油漆			0.8
锌	灰色氧化	2.78	113	0.23~0.28

随着高度上升, 对流冷却效率下降。从海平面标准压力 1013 mb<sup>①</sup> 开始, 每升高 30 英尺<sup>②</sup>, 大气压力下降 1 mb。因传热特性与空气密度成比例, 随着海拔升高, 空气密度降低, 从而导致冷却效率下降, 如表 9.5 所示。

表 9.5 自由空气冷却效率与高度的关系

海平面	2000 英尺	5000 英尺	10 000 英尺	20 000 英尺
100%	97%	90%	80%	63%

最常用的吸热材料是黑色氧化铝, 铝的成本、重量和热传导性之间的平衡性优良。黑色氧化铝的表面处理美观耐用, 而且辐射效率比抛光表面的效率高 10 ~ 15 倍。当热传导性要求高时, 可用铜作为吸热材料, 但铜的密度大, 成本高。

冷却效率并非随其大小线性增加, 主要原因有以下两个:

- 长的散热器 (沿翅片方向) 在其末端处的效率会降低, 因为空气沿表面流动时已经被加热。
- 由于金属体存在热阻, 造成了沿热源向外的温度下降梯度, 它也会造成末端处的效率下降, 图 9.11 中的简单模型中不包含该热阻。

上述第一个原因表明, 最好制造短而宽的散热器以减小热阻。典型散热器的一般特点是效率与气流的垂直方向宽度线性成正比, 大约与气流平行方向的翅片长度的平方根成正比。

给定散热器的热阻也受它与周围空气的温差的影响。因为温差增加时, 辐射增强, 对流紊乱也加强。结果使 20℃ 温差时的热阻  $R_{th-a}$  下降为在 10℃ 温差时的 80%。

#### 强制风冷

使对流媒质强制流过散热器表面可加强对流热耗散。强制风冷散热器的设计最好凭经验进行。可用仿真软件画热流图以及复杂系统中的热传递, 大多数散热器太复杂, 简单的分析手段也只能给出大约的结果。用热电偶测出设计原型在给定功耗下的温升也非难事, 接到交流电源上的功率电阻很容易产生指定功耗。

图 9.14 表示的是将空气流过方形平板时能使热阻得到改善, 当然对于任何带翅片的散热器至少也会得到相同幅度的改善。虽然安装翅片能改善传热性能, 但是, 要使翅片布置达到最佳效果要么进行实验, 要么进行仿真模拟。进行强制风冷时, 辐射冷却就可以忽略, 而且也没有必要对散热器表面进行处理, 未做表面处理的铝和黑色阳极氧化处理的铝其散热效果相同。

另一种强制风冷是对封闭的设备盒用风扇进行通风。风扇的通风能力用体积流速表

① 1 mb (毫巴) = 100 Pa——编者注。

② 1 英尺 = 0.304 8 m——编者注。

示,单位为立方英尺每分钟(CFM)或为立方米每小时( $1\text{CFM}=1.7\text{ m}^3/\text{h}$ )。测定体积流速要求能够将  $P_D$  瓦特的热量排出,将封闭空间的内部温升限制在高于环境温度  $\theta^\circ\text{C}$  以内,即:

$$\text{流速} = 3600 \cdot P_D / (\rho \cdot C \cdot \theta) \text{ m}^3/\text{h}$$

其中:  $\rho$  是媒质的密度( $30^\circ\text{C}$ , 1 个大气压<sup>①</sup> 下的空气,  $\rho=1.3\text{ kg/m}^3$ )

$C$  是媒质的热容(空气在  $30^\circ\text{C}$  时为  $1000\text{ J/kg}\cdot^\circ\text{C}$ )

风扇的性能用体积流速与风扇前后压差的关系表示。压差是对穿过封闭腔的气流总阻力的函数,阻力是由空气过滤网、百叶窗和 PCB 板等障碍物造成的。对任何设计,一般要凭经验得出主要气流通道的压差。




图 9.14 不同尺寸的平板其热阻与空气流速的关系

#### 辐射

辐射冷却是好坏参半之事。辐射热沿直线传播,就如同向周围环境散热一样,它会把热传给其他元件,使其他元件温度升高。同样,在翅片散热器上辐射对冷却几乎不起作用,因为构成散热器重要部分的翅片只是互相加热。但如果能建立无障碍的辐射路径,尤其是气流受限的高温元件,辐射也能达到很好的效果。通过辐射散发的热量为:

$$Q = 5.7 \cdot 10^{-12} \cdot \Delta T^4 \cdot \epsilon$$

其中:  $\epsilon$  是相对于黑体的表面发射系数

$\Delta T$  是元件与环境间的温差

$Q$  的单位是  $\text{W/s}\cdot\text{cm}^2$

发射系数与表面处理情况以及材料有关,如表 9.4 所示,光滑或光亮表面的发射系数明显地小于无光泽表面,而实际颜色引起的差别很小,重要的是表面处理应尽可能薄,使对流冷却效果受到的影响达到最小。

辐射能力差的元件其吸收能力也差,所以光亮的表面,如铝箔可用来保护热敏感元件,以防附近高温元件的辐射。反过来也一样,例如防止外部的散热器吸收阳光就用这种方法。

① 1 大气压 = 101.325 kPa——编者注。

### 9.5.3 功率半导体器件的安装

功率器件安装到散热器上的方式既影响实际传热效率又影响长期可靠性。金属封装器件安装不当主要是会引起不必要的结温升高,缩短器件寿命。塑料封装(例如普通的 TO-220 型)对机械损坏更敏感,它会使潮气进入壳体,甚至能使半导体模型爆裂。

确定典型的塑料封装器件的安装方法时,应考虑的因素在图 9.15 中给出了。




图 9.15 功率器件的螺栓固定法

#### 散热器表面处理

散热器表面应该平滑并经过处理,能与器件封装相配合,功耗越高,表面处理的精度就应越高。50~60 微英寸<sup>①</sup>的处理精度对普通的应用足够了。表面平直度,即器件安装区域表面高度差应小于每英寸 4 密耳<sup>②</sup>。

安装孔应留出足够的空隙以便安装螺栓和隔离套管。如果螺栓拧得太紧,孔太大时,突出部分就会变形并进入孔中,这就可能使模块有爆裂的危险,也可能使模块底面与散热器直接接触的部分上升,以悬臂的方式脱散热热器,严重影响热阻抗。同样,必须避免孔上出现斜面,为防止刺破绝缘材料,保持良好的热接触,必须去掉毛刺。安装前应及时清理灰尘、油脂和金属屑。

#### 引脚弯曲

任何半导体封装引脚弯曲都会造成引脚接地处的应力而且可能产生裂纹。如果可能的话就竖直安装在 PCB 板上,不必弯曲引脚。假如满足以下条件,则塑料封装器件(TO220, TO126 等)可以弯曲引脚。

① 1 微英寸 =  $1 \times 10^{-6}$  英寸 = 0.254 nm——编者注。

② 1 mil(密耳) =  $2.54 \times 10^{-6}$  m——编者注。

- 塑料体与弯曲点的最短距离为 4 mm
- 最小弯曲半径为 2 mm
- 最大弯曲角不大于 90°
- 引脚不在同一个点反复弯曲
- 引脚之间或封装对引脚没有轴向力作用

用圆口钳子或引脚成型模具可以保证以上条件，金属壳器件的引脚绝对不能弯曲，因为必然会损坏玻璃密封。

器件插入电路板后，应先进行机械固定和紧固，之后再焊引脚，一些生产部门不愿意用金属熔化浴的方法给螺栓镀锡，因为会污染焊料，它们可能会集中焊完后再装螺栓，禁止手工焊接或用不同规格的螺栓。

### 绝缘垫

在大多数器件中，传热舌片或外壳直接与器件的一个引脚相连，这就引起外壳绝缘的问题。从热阻的角度看，不要在散热器和封装之间加任何绝缘器件，最好的方法是将整个散热器绝缘。由于电磁干扰和安全性的原因，这常常是不可能的。因为机壳起散热器的作用，或因为各个器件共用同一个散热器。现在市场上可以买到完全隔离的封装器件，但如果不使用这种器件，则只能在封装下使用绝缘垫。

与标准封装相配套的绝缘垫材料有多种，最普通的有聚酰亚胺膜、云母、硬的阳极氧化铝和增强硅橡胶。前三种需要用导热油脂（吸热化合物）填充配合面间的空隙，否则会增加接触面的热阻。这种方法比较脏，增加了可变性和生产成本，如果器件周围有多余的油脂，则灰尘和金属屑就会沉积，最终导致结合面处的绝缘崩溃。硅橡胶在压力作用下形状不变，用起来干净，而且有些种类比云母和油脂要好。

表 9.6 列出了接触面热阻 ( $R_{\text{sh}}$ ) 的大约范围。要知道实际值根据接触压力的不同变化非常大，安装压力至少应为 20 N，如果不损坏的话，压力越大越好。当没有使用导热油脂时，因表面处理结果不同，造成的间隙也不同，所以，热阻变化非常大。油脂能够填充这些间隙，减小接触面热阻。导热油脂并不比绝缘垫的导热性好，只能涂非常薄一层，充分填充空隙就可以了，这样外壳和散热器之间的总体厚度几乎没有增加。此处强调，厚度增加绝对不好。垫上的安装孔要小于器件的孔，否则裸露的金属（应该认真去毛刺）可能会产生电弧。

### 硬件安装

任何有安装孔的封装类型都可以用螺栓、压缩垫、平垫和螺母来安装。仔细查看安装孔的公差，一些同型号的封装不同的厂家孔的尺寸差别很大。为使压力分布均匀，螺栓下的面应该是平的，最好是直角的（这是指塑料封装），否则封装可能会裂开。锥形压缩垫能保证合适的扭矩。这种垫能在较大的转动范围内提供不变的压力，即使是非熟练工人不用扳手也



能正确装配。紧固件紧到合适的程度非常重要,力太小,使热阻太大,由于温度高,从而长期可靠性变差,但如果力太大,则封装的应力也大,由于封装损坏造成长期可靠性变差。

表 9.6 各种安装方法的接触面热阻

封装形式	接触面热阻 $^{\circ}\text{C}/\text{W}$						
	金属与金属		带绝缘体				
	干净	涂油脂	2 mil 聚酰亚胺		2 mil 云母		6 mil 硅橡胶
金属、法兰连接			干净	涂油脂	干净	涂油脂	
TO204AA(TO3)	0.5	0.1	1.2	0.5	1.5	0.55	0.4-0.6
TO213AA(TO66)	1.5	0.5	2.3	0.9			
<b>塑料</b>							
TO126	2.0	1.3	4.3	3.3			4.8
TO220AB	1.2	0.6	3.4	1.6	4.5	2.2	1.8

用螺栓安装必须与散热器绝缘的器件时,要在器件的舌片或散热器上加上绝缘衬套。最好是在散热器上装衬套,并用大的平垫分散封装上的装配压力。使用大螺栓时也可以用这种方法处理。衬套材料在压力作用下不能变形或蠕变,如玻璃尼龙或聚碳酸酯材料等,但是未填玻璃的尼龙不能用。为避免两个裸露的金属表面间产生电弧,衬套的长度要求能在晶体管与散热器之间交迭。

快速、经济、有效的方法是使用装配夹子。当功耗为几瓦时,可以用整体的夹子安装平装式或自立式功耗器件。独立式夹子可用于安装大的散热器和大功率器件。夹子必须与封装和散热器厚度相配才能获得合适的压力。对于塑料封装器件,这种安装方法比其他方法获得的热阻低,因为它没有将压力集中到舌片的安装孔上,而是自上而下向塑料体施加压力。因在绝缘垫上不需要孔,这样安装孔上的电弧现象就不存在了。

如果必须在一个散热器上安装多个相同的扁平封装(例如 TO-220) 器件,夹子自然是一个简单的压板,它放在所有器件上(参见图 9.16),压板必须具有足够的刚性,足够的安装空间,适当的扭矩可保证每个封装获得确定的预夹紧力,如果结构设计合理,也许能提高整个系统的热性能。




图 9.16 封装压板

#### 9.5.4 布局设计

低速 CMOS 逻辑器件,电流不大于几毫安,这种电路的设计不必考虑散热问题,只要器件的温度因功耗而上升,且超过环境几十摄氏度,则要根据传热情况布置设计 PCB。正如 9.4.3 节所述,设备的可靠性最终反映了设计的好坏。

改善散热性能的措施可从以下几个方面考虑:

- 竖直安装 PCB 板,不能水平安装。标准的卡槽以及实际设备安装都相似,这样能保证元件上的对流空气量最大。电路板上边或下边不能放不透气的金属障碍物,要用冲孔的,百叶窗式的或网状屏蔽体。
- 高温元件放到电路板的边缘,保证有良好的空气流通,如果电路板竖直安装,高温元件要放在电路板的上边。
- 高温元件要尽可能远离精密运算放大器等敏感元件和电解电容之类的高故障率元件。如果竖直安装电路板,则高温元件要放在上边。
- 低温环境下散热器的散热效果好。如果散热器放在封闭腔内且没有强制通风,记住要保证盒内有稳定的温升,不要将散热器放在空气入口,因空气温度会升高,然后又循环到腔内其他空间,应放在出口处,不要阻塞散热器的气流通道。
- 如果设备属于高热密度,例如电路板上布满了高速逻辑器件,则应考虑使用导热梯。导热梯固定在电路板上,与 IC 封装接触,引到电路板边缘并与外部散热器结合,PCB 板本身热导率低。
- 如果因环境和安全原因必须用不通风的外壳,要知道内部元件的冷却要通过三个对流阶段而非一个:从元件到内部空气、从内部空气到外壳、从外壳到外部环境。与直接安装到外壳上的热元件的传热效率相比,每一个效率都低。但是如果采用直接安装到外壳上的方式,要保证壳体外表温度不能超过危险界限。

## 附录 标准

对制造业来说,标准是绝对不可缺少的,它不仅能保证不同制造商的产品具有互换性和互操作性,也代表了实用知识的精华,即如何进行测试,使用什么仪器,规定哪些尺寸,等等。尽管随着技术的发展,快速发展领域的标准要经常更新和改进,但是每个标准都是该领域专家集体大量工作的结晶。因此,具有权威性。

该附录列出了一部分相关的英国和国际标准,本书对这两个标准都进行了参考,也列出了作者比较感兴趣的标准。每年更新的各种标准大全列出了全部标准,这些标准是开发部门必备的资料。为简便起见,此处只是提到了 **BS** 和 **IEC** 出版物,当然对于特殊应用,还要查阅许多其他标准。

### 英国标准

获取地址:

**British Standards Institution**

**Customer Services**

**389 Chiswick High Road**

**London W4 4AL**

**UK**

**Tel + 44(0)208 996 9001 e-mail cservices@bsi-global.com**

**网站 www.bsi-global.com**

有些英国标准与其他欧洲标准或国际标准相关、等效或相同。在适当的地方已经做出了说明。数字前加“**BS EN**”,的英国标准表示的意思是它与相应的 **CENELEC** 发布的欧洲文献相同,虽然不能保证,但该文献本身可能与 **IEC** 的源文档非常一致。

**BS** 序号                      相关的,等效的或相同的标准

#### **BS 613**

用于电磁干扰抑制的元件和滤波器单元的规范

**BS 2316                      IEC 60096**

射频电缆的规范

**BS 2488                      IEC 60063**

电阻和电容元件的优先级列表

**BS 2754**                      **IEC 60536**  
备忘录:防电击的电气设备构造

**BS 4808**                      **IEC 60189**  
电信用低频电缆和导线的规范

**BS 5783**  
处理静电敏感器件的实用法规

**BS 6221**                      **IEC 60326**  
印制电路板

**BS 6500**  
用于家庭、办公室以及类似环境下的仪表和设备的电缆、额定值为 300/500 V 的软线

**BS EN 13602**  
铜和铜合金。制作导体用的拉制圆铜丝

**BS EN 55014**                **CISPR 14**  
电磁兼容。关于家用电器、电力工具以及类似设备的规定

**BS EN 55022**                **CISPR 22**  
信息技术设备。无线电广播设备干扰特性, 限度和测试方法

**BS EN 60062**                **IEC 60062**  
电阻和电容元件的制作规范

**BS EN 60065**                **IEC 60065**  
音频、视频和类似电子设备。安全性规定

**BS EN 60068**                **IEC 60068**  
环境测试

**BS EN 60127**                **IEC 60127**  
微型保险丝

**BS EN 60182**                **IEC 60182, IEC 60851**  
绕组线的基本尺寸。涂瓷釉的圆形绕组线的最大整体尺寸的规范

**BS EN 60269**                **IEC 60269**  
低电压保险丝(参见 BS 88)

**BS EN 60285      IEC 60285**

碱性蓄电池和电池组。密封式镍镉可充电圆柱形单电池

**BS EN 60431      IEC 60431**

用磁性氧化物及相关部件做成的方铁心( RM 铁心)尺寸的规范

**BS EN 60529      IEC 60529**

由外壳( IP代码)提供的保护程度的规范

**BS EN 60617      IEC 60617**

电路图的图形符号

**BS EN 60950      IEC 60950**

信息技术设备的安全

**BS EN 61951      IEC 61951**

含有碱性或其他非酸性电解质溶液的蓄电池和蓄电池组(以前的 IEC 60509)

**BS QC 300XXX      IEC 60384**

合法的电子器件质量评估系统。电子设备中使用的固定电容

**BS 9940      IEC 60115, QC 400XXX**

合法的电子器件质量评估系统。电子设备中使用的固定电容

**IEC 标准**

IEC(国际电工技术委员会)负责电工和电子领域的国际标准化,它由各成员国的委员会构成。可以从 BSI(英国标准协会)处获得 IEC 的出版物,参考前边的地址,或者从 IEC 的网址 [www.iec.ch](http://www.iec.ch) 下载,也可以从其他国家标准委员会处获得。IEC 的通信地址为:

IEC Central Office  
3 Rue de Varembe  
1211 Geneva 20  
Switzerland

大部分 IEC 出版物都和英国标准相关(参见以上列表),极少数不相关的列在下面:

**IEC 60479**

电流通过人体的效应

**IEC 60647**

用在电源中的磁性氧化物铁心的尺寸



## 参 考 文 献

在写这本书的过程中，始终感谢电路设计者日常工作中使用的信息资源，此处集中列出了作者多年来发现的最有用的一些参考文献，而且在本书的一些章节中得到了引用，他们大部分是制造商的数据手册。

关于电池：

**Guide for Designers**, Duracell Europe 1985

简明的应用指南和数据手册，覆盖了主要的原电池系统。

**Yuasa little red book of batteries**, Yuasa Battery 公司( UK) Ltd, From the Yuasa website

目的是让外行了解铅酸蓄电池。

关于数字电路的设计：

**High-speed CMOS Designer's Guide and Applications Handbook**, Mullard, 1986 ( now Philips Components)

许多制造商都印制了大量的关于自己生产的标准逻辑器件应用的文献，这是我所见到的关于 HCMOS 最全面的一本书。

**Transmission line effects in PCB applications**, Motorola application note AN1051, 1990

提出了数字电路中 PCB 传输线效应的设计分析和实例，包括 Bergeron 图的分析方法

**IEEE Std 1149.1(JTAG) Testability Primer**, Texas Instruments application note SSYA002C, 1997

详细地描述了边界扫描技术，包括 JTAG 结构和应用的清晰详细的描述。

关于分立元件：

飞利浦元件的数据手册第 1 卷第 1b 部分 **Low-frequency power transistors and modules**, 1989

包含晶体管额定值、安全工作区和文字标注符号的信息。

**Thyristor & Triac Theory and Applications**, in Motorola Thyristor Databook 1985

共 9 章，全面细致地描述了关于题目的内容。

**Applications**, in Low Power Discretes Data Book, Siliconix 1989

包括 JFET 应用的各个方面。

**Power MOSFET Application Data**, in HEXFET Databook, International Rectifier 1982

包括了功率 MOSFET 的各个方面，同样适用于其他制造商生产的器件。

**IGBT Characteristics**, International Rectifier AN-983, and **Application Characterization of IGBTs**

International Rectifier AN-990; **Application Considerations Using IGBTs**, Motorola AN 1540

以上这些一起覆盖了 IGBT 的各个方面, 同样适用于其他制造商生产的器件。

**Mounting Considerations for Power Semiconductors**, Bill Roehr, Motorola Applications Note AN1040. 1988

对良好的散热和结构设计的技术和注意事项进行了有益的总结。

关于接地和电磁兼容:

**Grounding and Shielding Techniques in Instrumentation**, Ralph Morrison, Wiley Interscience 1986

是一本关于接地和屏蔽的基本原理的优秀手册, 简洁而又实用。

**Electromagnetic Compatibility**, Jasper Goedbloed Prentice Hall 1992

关于干扰的基本问题, 使读者“正确起步, 能以电磁兼容的方法进行设计, 深谋远虑胜于亡羊补牢”但是不要过分推崇。

**EMC for Product Designers**, 3rd Edition, Tim Williams, Newnes 2001

关于电磁兼容技术和效果以及遵循的体制和测试方法。本书作者编写。

关于运算放大器:

**Intuitive IC Op Amps**, Thomas M Frederiksen, National Semiconductor 1984

毫无疑问, 这是一本最有用的关于现有运算放大器的书, Frederiksen 在书中设计了 LM324 放大器。

**Op Amp Orientation**, in Analog Devices Databook Vol I 1984

模数转换受运算放大器技术的制约, 这是一个选择这种器件的简明而且全面的手册。该手册也包含了关于干扰屏蔽和防护、接地、去耦等的应用说明。

关于无源器件:

**Ceramic Resonator (CERALOCK. ) Application Manual** Mnrata, 2002

描述了陶瓷谐振器的应用和特性。

**Technical papers published between 1981 and 1988**, Wima, 1989

关于塑料膜电容技术的文集。

**Introduction to Quartz Crystals**, in ECM Electronics Ltd components catalogue, 1989

确定和设计电路时用到的晶体的所有资料。

**Soft Ferrites: General Information**, in Neosid Magnetic Components data book, 1985

清楚地介绍了铁氧体元件的特性和制造。

**The Trimmer Primer**, Bourns, Inc. from the Bourns website

关于微调电路的所有知识。

关于电源:

**Linear/Switchmode Voltage Regulator Manual** Motorola, 1989; **Voltage regulator Handbook** National Semiconductor, 1982

这两本书除提供参数表外, 还包括电源和调节器设计的内容。

**Unitrode Applications Handbook**, Unitrode, 1985

Unitrode 专门研究功率转换半导体, 该手册包含了全面的应用选择说明, 覆盖了开关电源设计。

关于印制电路:

**An Introduction to Printed Circuit Board Technology**, J A Scarlett, Electrochemical Publications Ltd 1984

介绍标准, PTH, 多层板制造以及设计规则的各个方面。

**BS6221. Part 3. 1984, Guide for the design and use of printed wiring boards**, British Standards Institution.

正如题目所述, BS6221 的其他部分包括印制电路板的装配和维修, 也包括每种类型的识别方法 (等效于 IEC326)。

**Printed Circuits Handbook**, ed. Clyde F Coombs, 3rd edition, McGraw Hill 1988

很好的参考手册。

**Flex Design Guide**, all flex inc. from the All Flex website

柔性电路的使用和应用的技术信息。

关于可靠性:

**Electronic equipment reliability**, J C Cluley, Macmillan, 1981 (2nd Edition)

元件故障率的统计、预测和电路设计。

关于散热设计:

**Switchmode power supply handbook**, Keith Billings. McGraw Hill 1989

尽管该书是关于开关电源的, 但是第 16 章是关于散热管理的, 对于为何以及如何使用散热器的问题给出了实用而简明的解释。

关于瞬态抑制:

**Transient voltage suppression manual** General Electric, 5th Edition, 1986

GE 是变阻器瞬态抑制器的主要供应商, 该手册给出了关于电压瞬态的全面解释以及如何用变阻器来抑制瞬态电压。

**Application notes on Transient Suppression**, Semitron

和上面的相似, 但主要集中在雪崩型瞬态缓冲器。

## 序

2001年7月间,电子工业出版社的领导同志邀请各高校十几位通信领域方面的老师,商量引进国外教材问题。与会同志对出版社提出的计划十分赞同,大家认为,这对我国通信事业、特别是对高等院校通信学科的教学工作会很有好处。

教材建设是高校教学建设的主要内容之一。编写、出版一本好的教材,意味着开设了一门好的课程,甚至可能预示着一个崭新学科的诞生。20世纪40年代MIT林肯实验室出版的一套28本雷达丛书,对近代电子学科、特别是对雷达技术的推动作用,就是一个很好的例子。


我国领导部门对教材建设一直非常重视。20世纪80年代,在原教委教材编审委员会的领导下,汇集了高等院校几百位富有教学经验的专家,编写、出版了一大批教材;很多院校还根据学校的特点和需要,陆续编写了大量的讲义和参考书。这些教材对高校的教学工作发挥了极好的作用。近年来,随着教学改革不断深入和科学技术的飞速进步,有的教材内容已比较陈旧、落后,难以适应教学的要求,特别是在电子学和通信技术发展神速、可以讲是日新月异的今天,如何适应这种情况,更是一个必须认真考虑的问题。解决这个问题,除了依靠高校的老教师和专家撰写新的符合要求的教科书外,引进和出版一些国外优秀电子与通信教材,尤其是有选择地引进一批英文原版教材,是会有好处的。

一年多来,电子工业出版社为此做了很多工作。他们成立了一个“国外电子与通信教材系列”项目组,选派了富有经验的业务骨干负责有关工作,收集了230余种通信教材和参考书的详细资料,调来了100余种原版教材样书,依靠由20余位专家组成的出版委员会,从中精选了40多种,内容丰富,覆盖了电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等方面,既可作为通信专业本科生和研究生的教学用书,也可作为有关专业人员的参考材料。此外,这批教材,有的翻译为中文,还有部分教材直接影印出版,以供教师用英语直接授课。希望这些教材的引进和出版对高校通信教学和教材改革能起一定作用。

在这里,我还要感谢参加工作的各位教授、专家、老师与参加翻译、编辑和出版的同志们。各位专家认真负责、严谨细致、不辞辛劳、不怕琐碎和精益求精的态度,充分体现了中国教育工作者和出版工作者的良好美德。

随着我国经济建设的发展和科学技术的不断进步,对高校教学工作会不断提出新的要求和希望。我想,无论如何,要做好引进国外教材的工作,一定要联系我国的实际。教材和学术专著不同,既要注意科学性、学术性,也要重视可读性,要深入浅出,便于读者自学;引进的教材要适应高校教学改革的需要,针对目前一些教材内容较为陈旧的问题,有目的地引进一些先进的和正在发展中的交叉学科的参考书;要与国内出版的教材相配套,安排好出版英文原版教材和翻译教材的比例。我们努力使这套教材能尽量满足上述要求,希望它们能放在学生们的课桌上,发挥一定的作用。

最后,预祝“国外电子与通信教材系列”项目取得成功,为我国电子与通信教学和通信产业的发展培土施肥。也恳切希望读者能对这些书籍的不足之处、特别是翻译中存在的问题,提出意见和建议,以便再版时更正。



中国工程院院士、清华大学教授  
“国外电子与通信教材系列”出版委员会主任

## 出版说明

进入 21 世纪以来,我国信息产业在生产和科研方面都大大加快了发展速度,并成为国民经济发展的支柱产业之一。但是,与世界上其他信息产业发达的国家相比,我国在技术开发、教育培训等方面都还存在着较大的差距。特别是在加入 WTO 后的今天,我国信息产业面临着国外竞争对手的严峻挑战。

作为我国信息产业的专业科技出版社,我们始终关注着全球电子信息技术的发展方向,始终把引进国外优秀电子与通信信息技术教材和专业书籍放在我们工作的重要位置上。在 2000 年至 2001 年间,我社先后从世界著名出版公司引进出版了 40 余种教材,形成了一套“国外计算机科学与技术教材系列”,在全国高校以及科研部门中受到了欢迎和好评,得到了计算机领域的广大教师与科研工作者的充分肯定。

引进和出版一些国外优秀电子与通信教材,尤其是有选择地引进一批英文原版教材,将有助于我国信息产业培养具有国际竞争能力的技术人才,也将有助于我国国内在电子与通信教学工作中掌握和跟踪国际发展水平。根据国内信息产业的现状、教育部《关于“十五”期间普通高等教育教材建设与改革的意见》的指示精神以及高等院校老师们反映的各种意见,我们决定引进“国外电子与通信教材系列”,并随后开展了大量准备工作。此次引进的国外电子与通信教材均来自国际著名出版商,其中影印教材约占一半。教材内容涉及的学科方向包括电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等,其中既有本科专业课程教材,也有研究生课程教材,以适应不同院系、不同专业、不同层次的师生对教材的需求,广大师生可自由选择 and 自由组合使用。我们还将与国外出版商一起,陆续推出一些教材的教学支持资料,为授课教师提供帮助。

此外,“国外电子与通信教材系列”的引进和出版工作得到了教育部高等教育司的大力支持和帮助,其中的部分引进教材已通过“教育部高等学校电子信息科学与工程类专业教学指导委员会”的审核,并得到教育部高等教育司的批准,纳入了“教育部高等教育司推荐——国外优秀信息科学与技术系列教学用书”。

为作好该系列教材的翻译工作,我们聘请了清华大学、北京大学、北京邮电大学、南京邮电大学、东南大学、西安交通大学、天津大学、西安电子科技大学、电子科技大学、中山大学、哈尔滨工业大学、西南交通大学等著名高校的教授和骨干教师参与教材的翻译和审校工作。许多教授在国内电子与通信专业领域享有较高的声望,具有丰富的教学经验,他们的渊博学识从根本上保证了教材的翻译质量和专业学术方面的严格与准确。我们在此对他们的辛勤工作与贡献表示衷心的感谢。此外,对于编辑的选择,我们达到了专业对口;对于从英文原书中发现的错误,我们通过与作者联络、从网上下载勘误表等方式,逐一进行了修订;同时,我们对审校、排版、印制质量进行了严格把关。

今后,我们将进一步加强同各高校教师的密切关系,努力引进更多的国外优秀教材和教学参考书,为我国电子与通信教材达到世界先进水平而努力。由于我们对国内外电子与通信教育的发展仍存在一些认识上的不足,在选题、翻译、出版等方面的工作中还有许多需要改进的地方,恳请广大师生和读者提出批评及建议。

电子工业出版社



## 教材出版委员会

主 任	吴佑寿	中国工程院院士、清华大学教授
副主任	林金桐	北京邮电大学校长、教授、博士生导师
	杨千里	总参通信部副部长, 中国电子学会会士、副理事长 中国通信学会常务理事
委 员	林孝康	清华大学教授、博士生导师、电子工程系副主任、通信与微波研究所所长 教育部电子信息科学与工程类专业教学指导分委员会委员
	徐安士	北京大学教授、博士生导师、电子学系主任 教育部电子信息与电气学科教学指导委员会委员
	樊昌信	西安电子科技大学教授、博士生导师 中国通信学会理事、IEEE 会士
	程时昕	东南大学教授、博士生导师、移动通信国家重点实验室主任
	郁道银	天津大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会委员
	阮秋琦	北京交通大学教授、博士生导师 计算机与信息技术学院院长、信息科学研究所所长
	张晓林	北京航空航天大学教授、博士生导师、电子信息工程学院院长 教育部电子信息科学与工程类专业基础课程教学指导分委员会委员
	郑宝玉	南京邮电大学副校长、教授、博士生导师 教育部电子信息与电气学科教学指导委员会委员
	朱世华	西安交通大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会副主任委员
	彭启琮	电子科技大学教授、博士生导师、通信与信息工程学院院长 教育部电子信息科学与工程类专业基础课程教学指导分委员会委员
	毛军发	上海交通大学教授、博士生导师、电子信息与电气工程学院副院长 教育部电子信息与电气学科教学指导委员会委员
	赵尔沅	北京邮电大学教授、《中国邮电高校学报(英文版)》编委会主任
	钟允若	原邮电科学研究院副院长、总工程师
	刘 彩	中国通信学会副理事长、秘书长
	杜振民	电子工业出版社原副社长
	王志功	东南大学教授、博士生导师、射频与光电集成电路研究所所长 教育部高等学校电子电气基础课程教学指导分委员会主任委员
	张中兆	哈尔滨工业大学教授、博士生导师、电子与信息技术研究院长
	范平志	西南交通大学教授、博士生导师、计算机与通信工程学院院长

## 译者序

电子电路设计师的职责是按照需求设计出功能合适的电路并制作出经济、可靠、实用的电子产品。为此，除了设计正确的电原理图外还必须正确选择元器件（有源器件和无源器件）和集成电路、挑选印制电路板并适当布线及合理接地、选配适当的供电电源、考虑电子装置的抗干扰性和电磁辐射，以及使用的安全性和可靠性。电子产品设计中所涉及的这些知识在教科书中较少提及。本书作者 **Tim Williams** 依据多年从事电路设计的实际经验总结了在电路设计中所遇到的全面知识，写出了本书。全书共 9 章，包括接地与布线、印制电路、无源器件、有源器件、模拟集成电路、数字电路、电源、电磁兼容性、产品总体设计等。内容翔实全面，是电子电路设计人员手头必备的参考指南。

本书由周玉坤（第 7 章至第 9 章）、靳济方（第 4 章至第 6 章）、徐宏（第 1 章至第 3 章）等翻译，由薛荣华审校和统稿。参加本书译录校工作并给予大力协助的还有赵继红、闫慧娟、许秀英、王泰东、李可、郭淼、矫克民、李南平、刘晓玉、蔡红志、刘东顺等同志。电子工业出版社的编辑们为此书的出版做了大量艰苦细致的工作。译者谨向他们表示衷心的感谢。

## 前 言

电子电路的设计可以被划分为两个不同的领域：第一个领域将涉及如何设计一个可以完成所指定功能的电路，有时，这些功能的实现需要基于特定的实验室条件；而第二个领域则涉及如何设计同样的电路，以保证它的每个产品模块能完成所规定的功能，而不附加任何其他不期望和未指定的功能，在这个领域中，对产品的可靠性要求总是要高于对产品的寿命要求。当将这一划分引入到对电路的设计技能的讨论中时，这两个领域与设计工程师在学校学习的基本电路理论（欧姆定理、戴维南定理、诺顿定理、基尔霍夫定理、麦克斯韦定理等）以及在工作中学会的（应用中并没有理想的元件，印制电路并不只是布线的集合，以及电子运动有一个令人遗憾的习惯，即绝不严格按照所说明的方式运动）实际经验可以非常完好地吻合。

本书试图将在模拟电路和数字电路设计中遇到的一些零碎的材料进行整合并编写在一起，在学校的教材中这些内容可能是从来就没有被提及到的，并且在其他的相关资料中也很少被证实。换句话说，本书将主要讨论在第二个领域中可能会涉及到的内容。

对这些内容（第二个领域）的认识来自于，作为资深设计工程师在为公司内部的初级工程师岗位招募新人的过程中不断积累的经验，而这些被招募的新人都有相当精彩的模拟设计的基础。渐渐地，我和我的同事发现所有这些被面试的新人，尽管他们都可以提供很高的学历，但他们在电子线路设计的方面，却只是经受过一些很粗浅的训练。他们中间的许多人，能完全胜任像微处理器设计以及一些大型功能模块外围设备的设计，但却会被应用中的简单问题所难倒，例如，PN结的连接特性，或电阻器容差的变化。这样的经历在其他的工业部门中，似乎也是非常普遍的。

学院和大学不会因为重点培养学生掌握处理数字电子学所必备的技能，而受到责备，毕竟数字电子学的应用越来越广泛而且也越来越普及了。但是，如果他们培养的学生不适合工业发展的需要，那么，正是这个不断发展的需求就会让他们认识到这一点，并帮助他们改正错误。遗憾的是，事情好像并非如此简单。来自伦敦“皇家学院”1989年的报告表明，在学校中很少有学生会模拟设计产生兴趣，由于不适当的教学方式和教材，该类课程被认为“太难了”。而教学机构在不断增加的压力下，也不得不放宽他们对课程的要求，以培养出拥有更多“技能”的工程师，这样的做法，将不得不牺牲对基础性学科的更深入全面的教学。

然而，现实世界就是这样顽固，并且还会这样保持下去。将模拟设计和数字设计划分为两个完全独立的学科，是一种令人不安的倾向，而且这样的做法也不利于形成好的教学效果。数字电路实际上只是模拟电路的一个极端产物，任何透彻了解模拟电路原理的人，都能很好地分析逻辑设备中非常难以掌握的运行机理。正如本书在第 6 章中所要阐述的，即使是对于相当简单的数字电路，也需要对设计中可能出现的模拟互感作用有正确的认识。但是，任何通过常用传感器与外部世界相互作用的产品，也都必然要包含一些信号变换和电源供给的模拟电路。而实际上，有些产品的最佳实现方式仍只能是采用完全模拟设计的方案。

**Jim Williams** 是美国著名的线性电路设计师（他和本书作者没有关系）<sup>①</sup>，曾经对此做过简洁描述：“被遗忘在 1 和 0 之间的角落才是最精彩的世界。那里才是真正的电子学。”

由于模拟电路的设计似乎越来越不流行了，因而，真正拥有这项技能的人也会越来越少。本书希望能够为那些仍然渴望拥有这一设计技能并且抱有远大理想的设计者提供一种工具。在这里所呈现的是电子学设计中所需要掌握的基本内容；除了对基本线路理论的阐述，本书并不涉及其他的理论描述。同样，本书也不提供标准的线路设计的方案，因为它们可以在许多其他的相关书籍中找到。取而代之的是，本书将重点讨论一些比结构化电子学更难掌握的命题：接地，温度效应，EMC，元件的组成和特性，以及设备的不完整性，并且将讨论如何进行设计，以帮助人们制作出自己的产品。

我希望本书能尽可能多地为需要它的人提供帮助，这些人包括那些希望扩宽自己基础的、有经验的设计者，以及刚从学院毕业的正面对第一份工作而激动不已的新入门者。获取实践经验的传统方式是在工作中通过实践来进行学习，本书只能增强这种学习方式的效果，而不是取代这种方式。本书是为那些希望在每次完成设计任务时都能直接实现目标的人而编写的，而对于那些指望在设计开始 6 个月后还能再全部重新设计的人则不适合使用本书。本书并没有表明它是绝对完整的或是绝对完善的。在电路设计中，无论是设计模拟电路还是设计数字电路，其设计结果都会包含设计者个人的设计艺术，每个设计者都有自己所最擅长的技巧和自己不愿采用的做法。当然本书的最终目标是要激励设计者并鼓励他们对于优秀线路设计的追求和探索。

在这里，我必须对多年在一起合作的同事们表示感谢，是他们帮助我理解了线路设计中的精妙，他们对本书编写做出了巨大的贡献，而他们中的一些人对此可能还一无所知：尤其是 **Tim Price**, **Bruce Piggott** 和 **Trevor Forrest**。还有 **Joyce**，耐心接受她的同伴对于写作本书的独特见解。

## 关于第二版的说明

本书第一版于 1990 年完成，出版一段时间后，很快就销售一空。但对该书的需求仍然

<sup>①</sup> 另一位名叫 **Jim Williams** 的电路设计师——译者注。

不断。随后书中的错误也逐渐被指出，面对这些问题，最后作者终于被说服再次整理此书，编写它的第二版。出版的目的还是一样，但是相关的技术在这 14 年间也进步了许多，因此，第二版中将第一版中出现的一些错误进行了纠正，并且有些章节的内容也被扩充了。我很感谢曾经建议更新本书的人，特别是 John Knapp 和 Martin O'Hara，我希望第二版能像第一版那样，继续为需要它的人们提供同样的帮助。

Tim Williams

2004 年 7 月



# 国外电子与通信教材系列

中文书名	英文书名	作者	译审者	版别
信息论与编码理论 (第二版)	The Theory of Information and Coding, 2E	Robert J. McEliece	项海格	中、英
电子学 (第二版)	The Art of Electronics, 2E	Paul Horowitz	吴利民	中、英
电路 (第六版)	Electric Circuits, 6E	James W. Nilsson	路而红	中、英
工程电路分析 (第六版)	Engineering Circuit Analysis, 6E	William H. Hayt, Jr	王大鹏	中、英
射频电路设计: 理论与应用	RF Circuit Design: Theory and Applications	Reinhold Ludwig	王子宇	中
数字电路简明教程	Digital Electronics: A Simplified Approach	Robert D. Thompson	马爱文	中
数字系统: 原理与应用 (第九版)	Digital Systems: Principles and Applications, 9E	Ronald J. Tocci	贺德耀	中
数字设计 (第三版)	Digital Design, 3E	M. Morris Mano	徐志军	中
高速数字设计	High-Speed Digital Design: A Handbook of Black Magic	Howard Johnson	王 强	中、英
线性电路分析基础 (第二版)	Elementary Linear Circuit Analysis, 2E	Leonard S. Bobrow		英
逻辑电路设计基础	Introduction to Logic Design	Alan B. Marcovitz	徐安士	中
数字集成电路设计	Digital Integrated Circuit Design	Ken Martin		英
信号与系统 (第二版)	Signals and Systems, 2E	Alan V. Oppenheim		英
信号与系统 (第二版)	Signals and Systems, 2E	Simon Haykin	林秋盛	中、英
信号与系统结构精析	Structure and Interpretation of Signals and Systems	Edward A. Lee	吴利民	中
信号与系统: 连续与离散 (第四版)	Signals and Systems: Continuous and Discrete, 4E	Rodger E. Ziemer	滕建辅	中
自适应滤波器原理 (第四版)	Adaptive Filter Theory, 4E	Simon Haykin	郑宝玉	中、英
自适应滤波算法与实现 (第二版)	Adaptive Filtering: Algorithms and Practical Implementation, 2E	Paulo S. R. Diniz	杨义先	中
统计与自适应信号处理	Statistical and Adaptive Signal Processing	Dimitris G. Manolakis	周 正	中
统计信号处理基础: 估计与检测理论	Fundamentals of Statistical Signal Processing, Volume I: Estimation Theory & Volume II: Detection Theory	Steven M. Kay	罗鹏飞	中
调制、检测与编码	Modulation, Detection and Coding	Tommy Öberg	项海格	中
信号完整性分析	Signal Integrity - Simplified	Eric Bogatin	李玉山	中
合成孔径雷达: 系统与信号处理	Synthetic Aperture Radar: Systems and Signal Processing	John C. Curlander	文江平	中
合成孔径雷达图像处理	Traitement des images de RSO	Henri Maitre	孙 洪	中
数字图像处理 (MATLAB 版)	Digital Image Processing Using MATLAB	Rafael C. Gonzalez	阮秋琦	中、英
数字图像处理 (第二版)	Digital Image Processing, 2E	Rafael C. Gonzalez	阮秋琦	中、英
数字信号处理基础	Fundamentals of Digital Signal Processing	Joyce Van de Vegte	侯正信	中、英
数字信号处理引论 (第二版)	Signal Processing First, 2E	James H. McClellan	周利清	中
数字信号处理实践方法 (第二版)	Digital Signal Processing: A Practical Approach, 2E	Emmanuel Ifeachor	罗鹏飞	中、英
数字信号处理: 系统分析与设计	Digital Signal Processing: System Analysis and Design	Paulo S. R. Diniz	门爱东	中、英
数字信号处理: 基于计算机的方法 (第二版)	Digital Signal Processing: A Computer-Based Approach, 2E	Sanjit K. Mitra	孙 洪	中
基于计算机的信号处理实践	Computer-Based Exercises for Signal Processing Using MATLAB Ver.5	James H. McClellan	杨忠根	中
离散时间语音信号处理: 原理与应用	Discrete-Time Speech Signal Processing: Principles and Practice	Thomas F. Quatieri	匡镜明	中
信号处理滤波器设计: 基于MATLAB和Mathematica的设计方法	Filter Design for Signal Processing Using MATLAB and Mathematica	Miroslav D. Lutovac	朱文胜	中、英
VHDL 数字系统设计 (第二版)	Digital System Design with VHDL, 2E	Mark Zwolinsk	李仁发	中
小波与傅里叶分析基础	A First Course in Wavelets with Fourier Analysis	Albert Boggess	芮国胜	中、英
LabVIEW 6i 实用教程	LabVIEW 6i Student Edition	Robert H. Bishop	乔瑞萍	中
Verilog HDL 高级数字设计	Advanced Digital Design with the Verilog HDL	Michael D. Ciletti	张雅琦	中、英
Verilog 数字设计与综合: Verilog HDL (IEEE1364-2001) 语法详解 (第二版)	Verilog HDL: A Guide to Digital Design and Synthesis, 2E	Samir Palnitkar	夏宇闻	中
MATLAB 原理与工程应用	An Engineer's Guide to MATLAB	Edward B. Magrab	高会生	中
DSP 原理与及其C 编程开发技术	DSP Applications Using C and the TMS320C6X DSK	Rulph Chassaing	韩月秋	中
数字通信: 基础与应用 (第二版)	Digital Communication: Fundamentals and Applications, 2E	Bernard Sklar	沈连丰	中、英